第3章_FPGA结构与配置ppt课件.ppt

第3章_FPGA结构与配置ppt课件.ppt

ID:58702133

大小:5.80 MB

页数:63页

时间:2020-10-04

第3章_FPGA结构与配置ppt课件.ppt_第1页
第3章_FPGA结构与配置ppt课件.ppt_第2页
第3章_FPGA结构与配置ppt课件.ppt_第3页
第3章_FPGA结构与配置ppt课件.ppt_第4页
第3章_FPGA结构与配置ppt课件.ppt_第5页
资源描述:

《第3章_FPGA结构与配置ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第3章FPGA/CPLD结构与应用EDA技术实用教程FPGA-FieldProgrammableGateArrayCPLD-ComplexProgrammableLogicDevice3.1概述基本PLD器件的原理结构图3.1.1可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC3.1概述3.1.2可编程逻辑器件的分类按集成度(PLD)分类3.1概述3.2简单PLD原理3.2.1电路符号表示常用逻辑门符号与

2、现有国标符号的对照3.2.1电路符号表示图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示图3-7PLD中或阵列的表示图3-8阵列线连接表示3.2简单PLD原理3.2.2PROM图3-9PROM基本结构:其逻辑函数是:3.2简单PLD原理3.2.2PROM图3-10PROM的逻辑阵列结构逻辑函数表示:3.2简单PLD原理3.2.2PROM图3-11PROM表达的PLD图阵列图3-12用PROM完成半加器逻辑阵列3.2简单PLD原理3.2.3PLA图3-13PLA逻辑阵列示意图3.2简单

3、PLD原理3.2.3PLA图3-14PLA与PROM的比较3.2简单PLD原理3.2.4PAL图3-15PAL结构:图3-16PAL的常用表示:3.2简单PLD原理3.2.4PAL图3-17一种PAL16V8的部分结构图3.2简单PLD原理3.2.5GAL图3-18GAL16V8的结构图3.2.5GAL图3-19寄存器输出结构图3-20寄存器模式组合双向输出结构3.2简单PLD原理(1)寄存器模式。3.2.5GAL图3-21组合输出双向结构图3-22复合型组合输出结构3.2简单PLD原理(2)复合模式。3.2.

4、5GAL图3-23反馈输入结构图3-24输出反馈结构图3-25简单模式输出结构(3)简单模式。3.2简单PLD原理3.3CPLD结构与工作原理图3-26MAX7000系列的单个宏单元结构1、逻辑阵列块(LAB)一个LAB由16个宏单元的阵列组成。多个LAB通过可编程连线阵(PIA)和全局总线连接在一起。图3-27-MAX7128S的结构3.3CPLD结构与工作原理3.3CPLD结构与工作原理2、宏单元逻辑阵列乘积项选择矩阵可编程寄存器逻辑阵列实现组合逻辑,可以给每个宏单元提供五个乘积项;乘积项选择矩阵分配这些乘

5、积项作为到或门和异或门的主要逻辑输入,以实现组合逻辑函数;3.3CPLD结构与工作原理3、扩展乘积项图3-28共享扩展乘积项结构(1)共享扩展项每个LAB有16个共享扩展项。共享扩展项由每个宏单元提供一个单独的乘积项,通过一个非门取反后反馈到逻辑阵列中,可被LAB内任何一个或全部宏单元使用或共享,以便实现复杂的逻辑函数图3-29并联扩展项馈送方式(2)并联扩展项3.3CPLD结构与工作原理并联扩展项是宏单元中一些没有被使用的乘积项,可分配到邻近的宏单元去实现快速、复杂的逻辑函数3.3CPLD结构与工作原理4、可

6、编程连线阵列图3-30PIA信号布线到LAB的方式不同的LAB通过在可编程连线阵列PIA上布线,以相互连接构成所需的逻辑5、I/O控制块图3-31-EPM7128S器件的I/O控制块3.3CPLD结构与工作原理IO控制块允许每个I/O引脚单独被配置为输入、输出和双向工作方式。3.4FPGA结构与工作原理3.4.1查找表图3-33FPGA查找表单元内部结构图3-32FPGA查找表单元图3-34FLEXFPGA内部结构3.4.2FLEX10K系列器件3.4.2FLEX10K系列器件(1)逻辑单元LE。图3-35LE

7、(LC)结构图(1)逻辑单元LE图3-36进位链连通LAB中的所有LE快速加法器,比较器和计数器DFF进位输入(来自上一个逻辑单元)S1LE1查找表LUT进位链DFFS2LE2A1B1A2B2进位输出(到LAB中的下一个逻辑单元)进位链查找表LUT3.4.2FLEX10K系列器件(1)逻辑单元LE图3-37两种不同的级联方式“与”级联链“或”级联链LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-1)]LUTLUTIN[3..0]IN[4..7]LUTIN[(4n-1)..4(n-

8、1)]LE1LE2LEnLE1LE2LEn0.6ns2.4ns16位地址译码速度可达2.4+0.6x3=4.2ns3.4.2FLEX10K系列器件(2)逻辑阵列LAB(LogicArrayBlock)图3-38FLEX10KLAB的结构图(3)快速通道(FastTrack)3.4.2FLEX10K系列器件FastTrack遍布于整个FLEX10K器件,是一系列水平和垂直走向的连续式布线

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。