《CPLD与FPGA》PPT课件

《《CPLD与FPGA》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3讲现代可编程逻辑器件主要内容：复杂的可编程逻辑器件简介CPLD/FPGA的作用CPLD/FPGA特点及命名CPLD与FPGA工作原理FLEX10K和MAX7000A的基本结构CPLD与FPGA的异同点Altera器件的配置与编程教学目的与要求理解CPLD/FPGA工作原理；掌握MAX7000A、FLEX10K的内部结构重点：CPLD/FPGA工作原理CPLD（ComplexProgramableLogicDevice）－－复杂可编程逻辑器件两者的功能基本相同，只是实现原理略有不同，故有时可以统称为复杂可编程逻

2、辑器件或CPLD/FPGA。FPGA（FieldProgramableGateArray)－－现场可编程门阵列复杂可编程逻辑器件简介CPLD/FPGA是80年代初期开始发展起来的一种数字电子器件开发与设计技术，是目前电子设计领域中最具活力和发展前途的一项技术。CPLD/FPGA内部具有大量组成数字电路的最小单元——门电路，而这些门电路并没有固定怎样连接，门电路的连接可通过编程的方法加以设计，同时输入/输出脚的连接可自己设置，故这种电路给我们带来了极大的方便。经过了十几年的发展，许多公司都开发出了多种可编程逻辑器件

3、。比较典型的就是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列，它们开发较早，占用了较大的市场，（60%以上）。其它公司如：Lattice，Actel等也提供不同相关产品。通常来说，在欧洲用Xilinx的人多，在日本和亚太地区用ALTERA的人多，在美国则是平分秋色。CPLD集成度相对小一点，多用于2万门规模以下的设计，适合实现较复杂的组合逻辑，如编、译码设计。FPGA，集成度较高，内部触发器多，多用于1万门以上的大规模系统设计，适合做复杂的时序逻辑设计，如数字信号处理和各种算法。一般认为

4、，复杂可编程逻辑器件CPLD/FPGA的单片集成度大于1000门,而简单可编程逻辑器件SPLD的单片集成度小于1000门。用CPLD/FPGA能做什么？CPLD能完成任何数字器件的功能，直至实现单芯片系统SOC。CPLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法或硬件描述语言（HDL)，来自由的设计一个数字系统。通过EDA软件仿真，可以事先验证设计的正确性。在PCB完成以后，还可以利用CPLD的在线修改能力，随时修改设计而不必改动硬件电路。CPLD/FPGA的主要特点1、采用LSI/VLSI技术制

5、造，高集成度（最高已达千万门级）；2、支持各种组合逻辑和时序逻辑电路设计，甚至实现SOC；3、可编程改变芯片的逻辑功能，芯片可重复使用，具有ISP或ICR特性。（ISP：InSystemProgramming,在系统编程)（ICR：InCircuitReconfigable,在电路重构）4、有很高的逻辑布线能力，可以预测信号延迟，便于使用计算机进行逻辑功能仿真与时序仿真。5、有良好的设计加密功能，便于保护知识产权(IP)。6、有强大的EDA开发工具(软件)支持,与ASIC设计相比,易学易用。7、研制、开发时间较短

6、，费用相对少。8、必须借助开发系统才能设计、开发CPLD/FPGA系统。CPLD/FPGA的命名不同的厂家，对自己生产的可编程逻辑器件叫法不尽相同。与或阵列技术Xilinx公司－－把基于查找表技术、SRAM存储工艺的可编程逻辑器件叫FPGA；－－把基于乘积项技术、E2PROM（或FlashMEM）存储工艺的可编程逻辑器件叫CPLD；通常也把Altera的FLEX/ACEX/APEX系列的CPLD产品叫做FPGA。Altera公司－Altera公司把自己生产的可编程逻辑器件都叫作CPLD其中：－－MAX系列采用乘积

7、项技术、E2PROM存储工艺。－－FLEX/ACEX/APEX系列采用查找表技术、SRAM存储工艺。CPLD内部结构CPLD可分为三块结构：可编程逻辑陈列块（LAB)可编程连线（PIA)I/O单元IOELAB由多个逻辑宏单元LE组成，负责实现逻辑功能。可编程连线PIA负责信号传递，连接所有的宏单元。I/O单元IOE负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等组成：逻辑阵列块（LAB）、宏单元、扩展乘积项（共享和并联）、可编程连线阵列和I/O控制块等五部分。1)逻辑阵列块（LAB)L

8、AB由16个宏单元组成，多个LAB通过可编程连线阵列(PIA)和全局总线连接在一起。Altera公司的MAX7000A结构图MAX7000A器件基本结构2）宏单元MAX7000A的宏单元组成：逻辑阵列乘积项选择矩阵可编程寄存器图2.9MAX7000宏单元结构逻辑阵列用来实现组合逻辑，为每个宏单元提供5个乘积项。乘积项选择矩阵把这些乘积项分配到“或门”或“异或门”来作为基本