CPLD和FPGA结构与应用ppt课件.ppt

《CPLD和FPGA结构与应用ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第1章CPLD/FPGA结构与应用1.1概述1.2简单的PLD原理1.3CPLD结构与工作原理1.4FPGA结构与工作原理1.5CPLD和FPGA的区别1.6CPLD和FPGA产品概述1.7CPLD和FPGA编程与配置CPLD-ComplexProgrammableLogicDeviceFPGA-FieldProgrammableGateArray1.1概述图1-1基本PLD器件的原理结构图1.1.1可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC1.1.2可编程逻辑器件的分类图1-2按

2、集成度(PLD)分类1.2简单PLD原理1.2.1电路符号表示图1-3常用逻辑门符号与现有国标符号的对照1.2.1电路符号表示图1-4PLD的互补缓冲器图1-5PLD的互补输入图1-6PLD中与阵列表示图1-7PLD中或阵列的表示图1-8阵列线连接表示1.2.2PROM图1-9PROM基本结构：其逻辑函数是：1.2.2PROM图1-10PROM的逻辑阵列结构逻辑函数表示：1.2.2PROM图1-11PROM表达的PLD图阵列图1-12用PROM完成半加器逻辑阵列1.2.3PLA图1-13PLA逻辑阵列示意图1.2.3PLA图1-14PLA与PROM的比较1.2.4PAL图1-15PAL结构：图

3、1-16PAL的常用表示：1.2.4PAL图1-17一种PAL16V8的部分结构图1.2.5GAL图1-18GAL16V8的结构图GAL：GeneralArrayLogicDevice最多有8个或项，每个或项最多有32个与项EPLDErasableProgrammableLogicDevice乘积项逻辑1.2.5GAL逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V81.2.5GAL图1-19寄存器输出结构图1-20寄存器模式组合双向输出结构1.2.5GAL图1-21组合输出双向结构图1-22复合型组合输出结构1.2.5GAL图1-23反馈输入结构图1-24输

4、出反馈结构1.2.5GAL图1-25简单模式输出结构1.3CPLD结构与工作原理图1-26MAX7000系列的单个宏单元结构PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往I/O模块通往PIA乘积项选择矩阵来自I/O引脚全局时钟QDEN来自PIA的36个信号快速输入选择21.3CPLD结构与工作原理(1)逻辑阵列块(LAB)图1-27-MAX7128S的结构1.3CPLD结构与工作原理(2)宏单元(3)扩展乘积项图1-28共享扩展乘积项结构图1-29并联扩展项馈送方式1.3CPLD结构与工作原理(4)可编程连线阵列不同的LAB通过在可编程连线阵列(PI

5、A)上布线，以相互连接构成所需的逻辑。图1-30PIA信号布线到LAB的方式(5)I/O控制块图1-31-EPM7128S器件的I/O控制块1.4FPGA结构与工作原理1.4.1查找表图1-33FPGA查找表单元内部结构图1-32FPGA查找表单元：一个N输入查找表(LUT，LookUpTable)可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表（LUT）实现输出查黑找盒表子输入1输入2输入3输入4什么是查找表?基于查找表的结构模块0000010100000101输入A输入B输入C输入D查找表输出16x1RAM查找表原理多路选择

6、器1.4.2FLEX10K系列器件图1-34FLEX10K内部结构...IOCIOCIOCIOC......IOCIOC...IOCIOC...IOCIOC...IOCIOC逻辑单元...IOCIOC...IOCIOCIOCIOC...快速通道互连逻辑阵列块(LAB)IOCIOC...连续布线和分段布线的比较连续布线=每次设计重复的可预测性和高性能连续布线(Altera基于查找表（LUT）的FPGA)LABLE...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOC...IOCIOCFLEX10K系列FPGA结构图...IOCIOC...IOCIOC...IO

7、CIOC...IOCIOC...IOCIOC...IOCIOCEABEAB嵌入式阵列块(1)逻辑阵列LAB是由一系列的相邻LE构成的图1-38-FLEX10KLAB的结构图(2)逻辑单元LE图1-35LE结构图数据1Lab控制3LE输出进位链级联链查找表(LUT)清零和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab控制1CLRNDQ数据2数据3数据4Lab控制2Lab控制4(2)逻辑单元