第三章_FPGA-CPLD结构与应用ppt课件.ppt

第三章_FPGA-CPLD结构与应用ppt课件.ppt

ID:58691915

大小:10.05 MB

页数:70页

时间:2020-10-04

第三章_FPGA-CPLD结构与应用ppt课件.ppt_第1页
第三章_FPGA-CPLD结构与应用ppt课件.ppt_第2页
第三章_FPGA-CPLD结构与应用ppt课件.ppt_第3页
第三章_FPGA-CPLD结构与应用ppt课件.ppt_第4页
第三章_FPGA-CPLD结构与应用ppt课件.ppt_第5页
资源描述:

《第三章_FPGA-CPLD结构与应用ppt课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、3.1概述第3章FPGA/CPLD结构与应用组合电路:在逻辑上总是当前输入状态的函数时序电路:其输出是当前系统状态与当前输入状态的函数,它含有存储单元.图3-1基本PLD器件的原理结构图乘积项逻辑可编程结构一、可编程逻辑器件的发展历程70年代80年代90年代PROM和PLA器件改进的PLA器件GAL器件FPGA器件EPLD器件CPLD器件内嵌复杂功能模块的SoPC二、可编程逻辑器件的分类图3-2按集成度(PLD)分类比对基准:GAL22V10可编程逻辑器件从结构上区分,可分为乘积项结构器件和查找表结构器件.可编程逻辑器件从编程工艺上划分,可分为一次

2、性可编程器件(OTP)器件和多次性可编程器件器件.一次性可编程器件(OTP)器件又分为熔丝型器件(如早期的PROM)和反熔丝型器件(如Actel公司的FPGA器件)多次性可编程器件器件又分为紫外线擦除电可编程器件(EPROM),电可擦写编程器件(EEPROM),SROM查找表结构器件和Flash型器件.3.2简单PLD原理一、电路符号表示图3-3常用逻辑门符号与现有国标符号的对照图3-4PLD的互补缓冲器图3-5PLD的互补输入图3-6PLD中与阵列表示图3-7PLD中或阵列的表示图3-8阵列线连接表示二、PROM(ProgrammableRead

3、OnlyMemory)图3-9PROM基本结构:其逻辑函数是:图3-10PROM的逻辑阵列结构逻辑函数表示:图3-11PROM表达的PLD图阵列图3-12用PROM完成半加器逻辑阵列三、PLA(ProgrammableLogicArray)图3-13PLA逻辑阵列示意图图3-14PLA与PROM的比较四、PAL(ProgrammableArrayLogic)图3-15PAL结构:图3-16PAL的常用表示:图3-17一种PAL16V8的部分结构图五、GAL(GenericArrayLogic)图3-18GAL16V8的结构图GAL:GeneralA

4、rrayLogicDevice最多有8个或项,每个或项最多有32个与项EPLDErasableProgrammableLogicDevice乘积项逻辑逻辑宏单元输入/输出口输入口时钟信号输入三态控制可编程与阵列固定或阵列GAL16V8图3-19寄存器输出结构图3-20寄存器模式组合双向输出结构图3-21组合输出双向结构图3-22复合型组合输出结构图3-23反馈输入结构图3-24输出反馈结构图3-25简单模式输出结构3.3CPLD结构与工作原理图3-26MAX7000系列的单个宏单元结构(1)逻辑阵列块(LAB)图3-27-MAX7128S的结构(2

5、)宏单元(3)扩展乘积项图3-28共享扩展乘积项结构图3-29并联扩展项馈送方式(4)可编程连线阵列(5)不同的LAB通过在可编程连线阵列(PIA)上布线,以相互连接构成所需的逻辑。图3-30PIA信号布线到LAB的方式(6)I/O控制块图3-31-EPM7128S器件的I/O控制块3.4FPGA结构与工作原理一、查找表图3-33FPGA查找表单元内部结构图3-32FPGA查找表单元:一个N输入查找表(LUT,LookUpTable)可以实现N个输入变量的任何逻辑功能,如N输入“与”、N输入“异或”等。输入多于N个的函数、方程必须分开用几个查找表(

6、LUT)实现输出查黑找盒表子输入1输入2输入3输入4什么是查找表?基于查找表的结构模块0000010100000101输入A输入B输入C输入D查找表输出16x1RAM查找表原理多路选择器二、FLEX10K系列器件图3-34FLEX10K内部结构连续布线和分段布线的比较连续布线=每次设计重复的可预测性和高性能连续布线(Altera基于查找表(LUT)的FPGA)FLEX10K系列FPGA结构图1、逻辑单元LE图3-35LE(LC)结构图图3-36进位链连通LAB中的所有LE快速加法器,比较器和计数器图3-37两种不同的级联方式2、逻辑阵列LAB---

7、-是由一系列的相邻LE构成的图3-38-FLEX10KLAB的结构图3、快速通道(FastTrack)—-是一系列水平和垂直走向的连续式布线通道4、I/O单元与专用输入端口图3-39IO单元结构图5、嵌入式阵列块EAB----是在输入、输出口上带有寄存器的RAM块,是由一系列的嵌入式RAM单元构成。图3-40用EAB构成不同结构的RAM和ROM输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1数据宽度8,4,2,1地址宽度8,9,10,11写使能输入时钟三、FPGA/CPLD生产商LATTIC

8、EVANTIS(AMD)ispLSI系列:1K、2K、3K、5K、8KispLSI1016、ispLSI2032、ispL

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。