欢迎来到天天文库
浏览记录
ID:27703151
大小:322.47 KB
页数:16页
时间:2018-12-05
《fpga与cpld总结》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、CPLD(complexprogramablelogicdevice)复杂可编程逻辑器件FPGA(fieldprogramablegatearray)现场可编程门陈列FPGA和CPLD的逻辑单元本身的结构与SPLD和似,即与阵列和可配置的输出宏单元组成。FPGA逻辑单元是小单元,每个单元只有1-2个触发器,其输入变量通常只有几个因而采用杏找表结构(PROM形式)这样的工艺结构占川的芯片面积小,速度高(通常只有1-2纳秒),每个芯片上能集成的中.元数多,但逻辑单元功能弱。如果想实现一个较复杂的功能,需要儿个这样的单元组合j能完成(总延时是各个单元延时和互
2、连延吋的和),互连关系复杂。CPLD屮的逻辑单元是单元,通常其变朵数约20-28个。因为变嚴多,所以只能采用PAL结构。由于这样的单元功能强大,一般的逻辑在单元内均可实现,因而其互连关系简单,一般通过集总总线既可实现。电路的延时通常就是单元木身和集总总线的延吋(通常在数纳秒至十儿纳秒),促足同样集成规梭的芯片屮的触发器的数量少得多。从上而分析可知道:小单元的FPGA较适合数裾型系统,这种系统所需要的触发器数多,但是逻辑相对简单;大单元的CPLD较适合逻辑型系统,如控制器等,这种系统逻辑复杂,输入变景多,但触发器需求景相对较少。反熔丝工艺只能一次性编程,
3、EPROMEEPROM和FLASH工艺可以反复的编程,似是他们一经编程片内逻辑就被固定。他们都是只读型(ROM)编程,这类编程不仅可靠性较商还可以加密。XILINX公司的FPGA芯八采用RAM型编程,相同集成规模的芯片中的触发器数目较多,功耗低,但是掉电后信息不能保存,必须与存储器联用。每次上电时必须先对芯片配置,然后冰能使用,这似乎是RAM型PLD的缺点,但是ROM型PLD中的编程信息在使用时是不能变化的,RAM型PLD却可以在工作时更换内界,实现不同的逻辑。CPLD和FPGA的结构,性能对照:CPLDPROMFPGA集成规模小(最人数万门)人(最尚
4、达百万门)单元粒度人(PAL结构)小(PROM结构)互连方式集总总线分段总线长线专用互连编程工艺EPROMEEPROMFLASHSRAM编程类型ROMRAM型须与存储器联用信息固定可实吋重构触发器数少多甲-元功能强弱速度高低222222222222222222222222222222222222延迟确定,可以预测不能确定不能预测功耗高低加密性能可加密不能加密适用场介逻辑型系统数裾型系统LCA(LOGICCELLARRAY)逻辑单vC阵列CLB(CONFIGURABLELOGICBLOCK)可配置逻辑模块IOB(INPUTOUTOUTBLOCK)输入输出
5、块Spartan-xl系列FPGA的主要特性SPARTAN-XL系列的FPGA具杏低伍,低功耗的特点。随着外界提供的电压降低到3.3v,该系列FPGA比在5v电压工作下的功耗降低了一半。此外该系列FPGA为计数器和算术应用提供了更高的速度,丄作频率超过120MHz。SPARTAN-XL系列FPGA是唯一提供片上RAM代替ASCI设汁FPGA产品。这种片上RAM就是可选RAM存储器,可有效的川于FIFO,位移存储等设计。SPARTAN-XL系列FPGA采用Y标准的FPGA结构,主要毡括3个部分:1:可配置逻辑块(CLBs):CLBs川于实现用户设计的逻辑
6、功能;(乜括3个查找表LUT,他们用做逻辑阑数发生器,还奋两个触发器以及两组信号多路选择器)2:输入输出块(IOBs):IOBs提供芯片的封装引脚与闪部信号连线之间的接口;3:布线资源:其用于CLBs和IOBs的输入和输岀之间的连接;SPARTAN-XL系列的FPGA存储器的配置模式主要冇两种:单端RAM和双端RAM。对于这两种模式,写操作是同步的(边沿触发),而读操作是异步的。在单端模式中,一个CLB可配置一个16*1,或(16*1)*2,或是32*1的RAM阵列。在双端模式下,一个CLB仅能配置成一个16*1的RAM阵列。SPARTAN-II系列F
7、PGA是XILINX公生产的代替ASIC的第二代FPGA产品。该系列FPGA密度高达5292个逻辑元胞,即20*10000个系统门,采川基于VIRTEXTM结构的流水线新结构,片内含有嵌入式RAM,外采川先进的0.22/0.18um半导体工艺,6层板结构。具有无限可编程性。SPARTAN-II系列FPGA的主要特性:SPARTAN-II系列FPGA芯片采用低压布线结构。片内含有丰富的寄存器/锁存器,吋钟使能信号,同步,兄步置位/复位信号。为了增强吋钟控制提供了4个精确的延时锁项环(DLLs);含有4个主耍企局低偏移时钟分配网络,以及24个次全局网络;柯
8、两种类型的片上随机存取内存(SELECTRAMTM):块状分布式RAM。为满足岛速预算设计的进
此文档下载收益归作者所有