数电实验三基于quartus的硬件描述语言电路设计

数电实验三基于quartus的硬件描述语言电路设计

ID:35342676

大小:104.42 KB

页数:6页

时间:2019-03-23

数电实验三基于quartus的硬件描述语言电路设计_第1页
数电实验三基于quartus的硬件描述语言电路设计_第2页
数电实验三基于quartus的硬件描述语言电路设计_第3页
数电实验三基于quartus的硬件描述语言电路设计_第4页
数电实验三基于quartus的硬件描述语言电路设计_第5页
资源描述:

《数电实验三基于quartus的硬件描述语言电路设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、数电实验三基于Quartus的硬件描述语言电路设计一实验目的(1)了解Quartusll的硬件描述语言电路。(2)能用VHDI语言设计电路。二实验设备实验电路开发板DEO,Quartus仿真软件。三实验要求要求1:并用硬件描述语言实现异或门电路的设计。1)用Quartusll波形仿真验证;2)下载到DEO开发板验证。要求2:,编写一个将二进制码转换成0・F的七段码译码器。1)用Quartusll波形仿真验证;2)下载到DEO开发板验证。要求3:编写一个十六进制计数器。1)用Quartusll波形仿真验证;2)下载到DEO开发板验证。要求4

2、:编写一个能实现占空比50%的5M和50M分频器即两个输出,输出信号频率分别为10Hz和lHZo1)下载到DEO开发板验证。扩展内容:利用已经实现的VHDL模块文件,采用原理图方法,实现0-F计数自动循环显示,频率10Hz。四实验内容1,异或门1LIBRARYIEEE;2USEIEEE・STD_LOGIC_1164.ALL;3BENTITYabcIS~4BPORT(A,B:INSTD_LOGIC;5C:OUTSTD_LOGIC7;6ENDabc;一7BARCHITECTUREfwmOFabcIS8SBEGIN9C<-AxorB;10END

3、;

4、波形仿真为:2,0-F的七段码译码器LIBRARYIEEE;USEIEEE.STDLOGIC1164.ALL;ENTITYexa3_2ISPORT(data」n:INSTD_L0GIC_VECT0R(3DOWNTO0);dis_out:OUTSTE_L0GIC_VECT0R(6DOWNTO0));ENDexa3_2;ARCHITECTUREfwmOFexa3_2ISBEGINPROCESS(dataJn)BEGIN0001”=>dis__outv二”11110010010”=>disoutv二”0100100”0021”=>disou

5、tv二”0110000”0100”=>disoutv二”0011001/"0101”=>disoutv二”0010010/"0110”=>disoutv二”0000010”/"0111”=>disoutv二”11110001000”=>disoutv二”0000000”1001”=>disoutv二”0010000”/"1010n=>disoutv二”0001000”/"1011”=>disoutv二”0000000”/"1100”=>disoutv二”1000110”1101”=>disoutv二”1000000”:mo”=>disou

6、tv二”0000110”111]”=>disoutv二”0001110OTHERS二〉dis_out<=”mini'9■■口口口灭灯,123456789ABCDEF示示示示示示示示示示示示示示示CASEdata」nISWHEN〃0000〃二〉dis_outv二〃1000000〃;一显示0WHENWHENWHENWHENWHENWHENWHENWHENWHENWHENWHENWHENWHENWHENWHENWHEN不显示ENDCASE;ENDPROCESS;ENDfwm;说明:七段码译码器由7个线段状的LED组成,1表示熄灭,0表示点亮,利

7、用不同位置的LED熄灭和点亮组成0~F字符显示;将每一个四位二进制码对应一个相应的七段码输出;波形仿真如下:)p»4.0usi8.0usi12.9US16.9us20-9us12.2nsJ:11i:'1]::1•1-1J:11~11111:1IrnL_r"L_rnL_T"LJ_LJr"L_T"LJrn_r"LJr"L_rrnJ1」:1J:1::11:rn

8、::1_J~L_O_:r~i~M1rn:J~LJ~L11~rn_ri_j.J-1:m::i—i:l:I1

9、RYIEEE;USEIEEE.STDLOGIC1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYexa3_3ISPORT(clk,RST:INSTD_LOGIC;DOUT:OUTSTD_LOGIC_VECTOR(3DOWNTO0);■■四位计数COUT:OUTSTD_LOGIC);-进位位ENDexa3_3;ARCHITECTUREfwmOFexa3_3ISSIGNALQI:STD_LOGIC_VECTOR(3DOWNTO0);BEGINPROCESS(clk,RST)BEGINIFRST='O'

10、THENQ1<=(OTHERS=>'0');COUT<=*0';ELSIFclk'EVENTANDclk='l'THENQ1<=Q1+1;COUT<='0*;IFQI>="1111"THENQ

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。