半加器eda上机实验报告

《半加器eda上机实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、EDA上机实验报告姓名：学号：班级：专业：集成电路工程类学院：半加器设计实验1、实验目的：练习半加器的VHDL程序设计以及功能仿真。2、实验任务：参考半加器电路原理图以及真值表，编写VHDL程序，完成QuartusII设计文本输入，分别按照4.1节的流程对半加器进行功能仿真，并生成RTL电路图。3、真值表如下：ABSOCO00000110101011014、程序编写要求：（1）使用一个异或门（XOR）和一个与门（AND）；（2）使用两个与门，一个或门（OR）和一个非门（NOT）。5、实验步骤:(1)兴建一个文件夹，取名为h_adder。(2)输入源程序。打开

2、QuartusII,选择File--->New命令。在窗口中DesignFiles栏中选着文件的语言类型，这里选择VHDLFile选项。(3)文件存盘。选择File--->SaveAs命令，找到已设立的文件夹，存盘文件名应该与实体名一致。(1)创建工程，打开并建立新工程管理窗口。选择File--->NewProjectWizard命令。(2)将设立文件夹加入工程。(3)选择目标芯片，并进行工具设置。(4)编译。选择Processing--->Startcompilation命令，启动全程编译，若编译成功者可进行仿真测试。(5)打开波形编辑器。选择File--

3、->New命令，在New窗口中选择VectorWaveforeFile选项。(6)设置仿真区域，并进行文件存盘。(7)将工程的端口信号节点选入波形编辑器中。选择View--->UtilityWindows--->NodeFinder命令Filter下拉列表框中选择“Pins:all”，单击List按钮。将节点拖到波形编辑器中窗口。(8)设置激励信号波形，进行波形文件存盘。(9)启动仿真器。选择Processing--->StartSimulation命令，启动仿真。(10)观察仿真结果。(11)综合所生成的电路图。选择Tools--->NetlistView

4、ers命令，在出现的下拉菜单中有3个选项，选择RTLViewer。一、使用一个异或门（XOR）和一个与门（AND）；仿真波形图如下：（a=2.0nm)综合所生成的电路图如下：二、使用两个与门，一个或门（OR）和一个非门（NOT）仿真波形图如下：(a=1.5nm)综合生成的电路图如下：五、实验心得通过本次实验的学习，并在老师和同学帮助下，我学会了一些VHDL程序的编写方法，并完成QuartusII设计文本输入，基本掌握会对半加器进行功能仿真，并生成RTL电路图。但是自己觉得还远远不够，以后要加倍努力学习，熟悉使用这个软件，达到自己灵活运用的目的。希望以后多了解

5、一些数字电路设计的一些基本知识，为以后更好的学习和设计电路打下了坚实的基础。