简易时钟的设计eda

《简易时钟的设计eda》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、摘要本课程设计主要介绍了运用EDA技术实现“电子时钟”的设计，以达到对EDA技术的熟练掌握，提升对《EDA技术及应用》课程所学的内容的掌握和应用，文介绍一种利用FPGA可编程逻辑器件设计数字电子时钟的方法及过程。文中包含各部分程序及经过max-plusTT仿真的波形。通过对max-plusll的使用熟悉max-plusll仿真软件的工作方法及应用。关键字：EDAFPGA电子时钟max-plusll目录摘要I1.设计方案及原理21.1设计方案21・2设计原理22.设计过程42.1顶层设计42.2各个模块程序及波形42.2.1小时模块42.2.

2、2分钟模块62.2.3秒钟模块72.2.4数码管译码模块92.2.5数码管片选模块102.2.6数码管扫描模块112.2.7分频模块122.3硬件电路图15总结16参考资料17附录I简易时钟电路图18附录II元件清单191•设计方案及原理设计方案根据电路特点，可用层次化结构化设计概念。将此项设计任务分成若干模块：(1)时钟模块：由外部晶振提供；(2)秒钟模块：对秒进行60循环计数，并向分钟产生进位，同时具有调分功能；(3)分钟模块：对分进行60循环计数，并向小I］寸产生进位，同吋具有调时功能；(4)小时模块：对小时进行24进制循环计；。(5

3、)10分频器和4分频器：将外部时钟分频为1Hz的时钟信号；(6)6选1扫描显示：(7)7段数码管译码器：译出数码管要显示的数字。1・2设计原理电子钟是一个将“时必分”显示于人的视觉器官的计时装置。它的计时周期为24小吋；显示满刻度为23时59分59秒，秒由两个数码管显示,将标准秒信号送入“秒计数器=每累加60秒发送一个“分脉冲吟言号，该信号将被送到“时计数器"。“时计数器''采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时分,，“秒”计数器的输出状态六段显示译码器译码。通过六位LED七段显示器显示岀来。数字钟结构1•设计方

4、案及原理设计方案根据电路特点，可用层次化结构化设计概念。将此项设计任务分成若干模块：(1)时钟模块：由外部晶振提供；(2)秒钟模块：对秒进行60循环计数，并向分钟产生进位，同时具有调分功能；(3)分钟模块：对分进行60循环计数，并向小I］寸产生进位，同吋具有调时功能；(4)小时模块：对小时进行24进制循环计；。(5)10分频器和4分频器：将外部时钟分频为1Hz的时钟信号；(6)6选1扫描显示：(7)7段数码管译码器：译出数码管要显示的数字。1・2设计原理电子钟是一个将“时必分”显示于人的视觉器官的计时装置。它的计时周期为24小吋；显示满刻度

5、为23时59分59秒，秒由两个数码管显示,将标准秒信号送入“秒计数器=每累加60秒发送一个“分脉冲吟言号，该信号将被送到“时计数器"。“时计数器''采用24进制计数器，可实现对一天24小时的累计。译码显示电路将“时分,，“秒”计数器的输出状态六段显示译码器译码。通过六位LED七段显示器显示岀来。数字钟结构组成框图如图121。图1.2.1数字钟结构方框图2•设计过程2.1顶层设计顶层文件是将各个模块连接在一起的模块。其中，elk提供吋钟信号,setmin用来调节分钟,sethour用来调节小时。输出cout［2・.0］是片选信号，输出a［6.

6、.O］连接7段数码管的7个引脚。其顶层文件的电路图如图2.1.Io图2.1.1顶层图2.2各个模块程序及波形2.2.1小时模块小时模块的电路图如图2.2.1,其中，H1E3..0］是小时的高位,1IO[3..0]是小时的低位。当I10E3..0]计到9时向高位进一。当H1E3..0]与H0[3..0]分别计到0010和0011吋，自动为OOOOo—HOUR-CLKHX[3.HOE3・•OJ•OJ•a图2.2.1小时模块libraryieee;useieee.std_logic_l164.all;useieee.stdlogicunsigne

7、d,all;entityhourisport(elk:instd_logic;hl,hO:outstd_logic_vector(3downto0));endhour;architectureartofhourissignalcntl,cntO:std_logic_vector(3downto0);beginprocess(elk)beginifelk"eventandclk="1’thenifcntl二〃0010〃thenifcntO二〃0011〃thencnt0<二〃0000〃；cntlU〃0000〃；elsecnt0<=cnt0+l;

8、endif;elsifcntO二〃1001〃thencnt(K二〃0000〃；cntl<=cntl+1;elsecnt0<=cnt0+l;endif;endif;hl<=cntl