简易时钟设计.doc

《简易时钟设计.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、目录毕业设计‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥3设计任务书‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥41单片机‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥51.1单片机简介‥‥…‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥51.28051简介‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥51.3课题的意义‥‥…‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥82总体方案‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥82.1电子钟设计的基本方法‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥82.1.1电子钟实现计时的方法‥‥‥‥‥‥‥‥‥‥‥‥‥82.1.2电子中的时间显示‥‥‥‥‥‥‥‥

2、‥‥‥‥‥‥‥92.1.3电子中的时间调整‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥92.2数码管的动态显示‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥103硬件设计‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥123.1电子钟的硬件设计模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥123.2时钟电路模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥123.3复位电路模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥143.4数码管显示电路模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥143.5按键电路模块‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥163.6电子时钟系统的设计原理图‥‥‥‥‥‥‥‥‥‥‥‥‥‥163.7相关引脚和

3、元件‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥184软件设计‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥184.1程序流程图‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥184.2程序清单‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥205调试‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥275.1硬件调试‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥275.2软件调试‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥276总结‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥29参考文献‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥‥30毕业设计题目：简易时钟系部:机电工程系班级：08级

4、矿山机电一班设计人：武伟指导老师：海杰完成时期：2011年5月20日设计任务书设计题目简易时钟设计任务1）可准确的显示时间2）时间显示选择24小时模式3）选用8051单片机将编写的程序下载到单片机中4）采用伟福进行仿真设计方案利用单片机的定时和中断系统实现电子钟的计数和调时，采用8051定时中断方式实现24小时时钟的精确计时，通过外部的12MHZ晶振产生稳定的谐振，在8051部定时器电路实现定时，当定时器溢出时实现中断，累计定时器的定时时间达1秒时，数码管的秒显示器加1，判断数码显示管的秒显示达60秒时，秒显示自动清零，显示加1判断分显示达60时，分显示自动清零，时显示加1，判

5、断时显示达24时，是显示自动清零。从而实现00：00：00——23：59：59之间的任意时刻显示。任务分配硬件部分软件部分容摘要一、单片机1.1.单片机简介单片机即单片微型计算机的简称。由RAM、ROM、CPU构成，是集定时/计数和多种I/O接口于一体的微控制器。它体积小、成本低、功能强，广泛应用于智能设备和自动化控制系统上。而MCS--51系列单片机是单片机中最为典型和最有代表性的一种。这次设计通过对它的学习和应用，从而达到学习·设计·开发软·硬件的能力。本设计主要设计一个基于8051单片机的简易时钟，并在数码管上显示相应的时间，通过控制键进行时间的调节。设计过程中采用伟福开

6、发平台进行仿真。1.2.8051简介8051是51系列单片机的一个型号，它是ATMEL公司生产的，是一个低电压，高性能CMOS8位单片机，片含8Kbytes的可反复擦写的Flash只读程序存储器和256bytes的随机存取数据存储器（RAM），有40个引脚，32个外部双向输入/输出（I/0）端口，同时含2个外中断口。主要管脚有：XTAL1(19脚)和XTAL2（18脚）为振荡器输入输出端口，外接电阻电容组成的复位电路。VCC（40脚）和VSS（20脚）为供电端口，分别接+5V电源的正负端。P0~P3为可编程通用I/0脚，其功能用途由软件定义。下面对相关引脚加以介绍：VCC:+5

7、电源VSS:接地P0口：（P0.0~P0.7）p0口是一组8位漏极开路型双向I/0,也即地址/数据总线分时复用口。作为输出口用时，每位能吸收电流的方式驱动8个TTL逻辑门电路，对口p0写“1”时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活部上拉电阻。在Flash编程时，p0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。P1口：(P1.0~P1.7)p1口是一个部上拉电阻的8位双向I/0口，p1的输出缓冲级可驱动（吸收或输出电源）4个TTL逻辑门电路