verilog实验报告

《verilog实验报告》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、实验报告格式要求一、实验报告内容包括：(1)实验名称。(2)实验目的。(3)实验仪器及编号。写明仪器名称、型号、编号。(4)实验原理。简单叙述有关实验原理(包括电路图或光路图或实验装置示意图)及测量中依据的的公式，式中各量的物理含义及单位，公式成立所应满足的实验条件等。(5)实验内容及步骤。根据实验内容及实际的实验过程写明关键步骤和安全注意要点。(6)实验观测记录。记录原始测量数据、图形等有关原始量，形式上要求整齐规范。(7)数据处理结果。根据实验要求，采用合适的方法进行数据处理，误差分析，最后写出实际结果。(8)小结或讨论。内容不限。可以

2、是实验中的现象分析，对实验关键问题的体会，实验的收获和建议，也可解答思考题。二、书写次序(1)到(5)是进行实验预习时就应该完成的。(6)在实验中完成。做完实验后再在预习报告基础上完成(7)(8)两项。完成一个实验，就是一次最基本的科研训练，从预习到写出一个实验报告，每一步都有极其丰富的学习内容，要积极思考，认真对待。实验（一）简IL的组合逻!mt实验日期2014-10-31同组者姓名一、实验目的[1]掌握基本组合逻辑电路的实现方法[2]初步了解两种基本组合逻辑电路的生成方法[3]学习测试模块的编写[4]通过综合和布局布线了解不同层次仿真的

3、物理意义二、实验仪器计算机、FPGA开发板三、实验内容[1]在ISE软件环境中进行一次完整的设计流程，并在FPGA开发板上实现与门的功能。[2]完成一个可综合的数据比较器的程序。[3]完成数据比较器的测试模块。[4]发挥部分：设计一个多位（2位）的数据比较器并在FPGA开发板上实现该比较器。四、实验步骤、分析及结果（在下面写出你的代码）代码:modulecompare(inputa,inputb，outputcassignc=a&b;endmodule结果如图所示:~QeCAVhwSlmuWonWindowlayout»4e

4、JH.仰•：:x®«-am,oj-=-—z，x尸4ia►>xOk.ImmAIntLvtccProteusQl濬I為Uoh‘図匕■t""1aqlHIBI»«yImxCviuelw0^)««tsivrt«sellN«mv14，V«lw«00IUk>lISi»FPOI31OI3OrTmftftlSO)Tlii*•«•F«llrw*i*M•£Z^'»«T(»«l«I，《Z>tm9l«tv7&%doaacvar«Mat各亀U«a9rvcets.$imKme；1000.000Fim*K«4«imitiMtiUiifttiMkyr""*l»i«>aflC

5、aaxa1«Cce>il»timL«c•lr«onts從findibFiltiKtnlts鶉S«ir«kUi'ilts拓展代码如下：modulecompare(Y，A，B);input[1:0]A;input[1:0]B;outputreg[1:0]Y;always@(AorB)beginif(A〉B)Y<=3*b01;elseif(A==B)Y<=3*b10;elseY<=3’bll;endendmodule结果如下:!n««wrrS»<©oil±rl:rfl2r»l•tfb*0.3X®«f«Mm11O*A->»

6、x»二

7、vn^!2A(10501%0110!01Cviu4«••o汐*If.x«FPOI310I3T)*»»»••F«X1▼«•••«*•{SittT(»«r«t*l«fUft<«1itdoaacvirc«21各mstial&x亀li«aprvcets.FiMtKti■f""Co«>ilUi«aL«r參lr

8、t«k>«intsMFia4ibFilesR«s>lts

9、V*曇S««r«ktrnltsCKangetth«r»daoftb

10、，并在FPGA开发板上实现，用信号灯的闪烁来观察分频的结果。考虑不同哲空比分频的结果。四、实验步骤、分析及结果(在下面写出你的代码)代码：modulediv2(elkout,el