Verilog学号滚动实验报告

《Verilog学号滚动实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子科技大学实验报告学生姓名：聂英豪学号：2012079150013指导教师：黄志奇日期：年月日一、实验室名称：现代测试技术实验室二、实验项目名称：基于NEXYS2FPGA开发板的数码管扫描显示特定数字三、实验原理：1：FPGA（Field－ProgrammableGateArray）， 即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。2：利用XilinxISE14.4软件进行Verilog的编程与仿真，然后将

2、生成的bit文件下载至NEXYS2开发板上，可以观察到实验现象。四、实验目的：1：熟悉掌握FPGA开发实验流程。2：掌握Verilog语言的基本编程。3：学习掌握时序电路等知识。五、实验内容：1：学习并掌握数码管扫描显示流程。2：使用XilinxISE14.4编程相应Verilog程序。3：将程序下载至NEXYS2开发板上观察现象。六、实验器材（设备、元器件）：1)计算机（安装XilinxISE14.4软件平台）；2)NEXYS2FPGA开发板一套（带USB-MIniUSB下载线）。七、实验步骤：1：确定实验流程：2：编写时钟分频模块。程序如图，clk190代表190HZ时钟，

3、用于数码管的扫描显示，clk3代表3HZ时钟，用于数码管的滚动。部分仿真如图：3：编写移位寄存器模块。程序如图，msg_array保存了64位十六进制数值，作为预置数值，在时钟的触发边沿进行移位。部分仿真如下：4：编写数码管滚动显示模块。5：编写top文件对上述模块进行整合调用。程序如图，利用clkdiv模块对预设50Mhz时钟进行190HZ和3HZ分频并用于移位寄存器和数码管显示模块。6：编写ucf文件后下载至开发板观察现象。八、实验数据及结果分析：实验板现象如图：当按下复位按钮clr=btn[3]时，显示如图：九、实验结论：利用移位寄存器，成功的将预置数值以3HZ的频率在数

4、码管上进行滚动显示，显示结果与预期相同。十、总结及心得体会：1：通过实验加深了对FPGA的认识。2：了解并学习到了时钟分频，移位寄存器等模块的Verlilog编程方法。报告评分：指导教师签字：