EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc

EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc

ID:25677834

大小:257.51 KB

页数:12页

时间:2018-11-22

EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc_第1页
EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc_第2页
EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc_第3页
EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc_第4页
EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc_第5页
资源描述:

《EDA-VHDL实验报告数字时钟设计数码管学号滚动显示.doc》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、南京邮电大学通达学院课程设计报告设计类别:EDA-VHDL专业名称:通信工程班级学号:基本题:数字时钟设计综合题:数码管学号滚动显示同小组成员:学号:姓名:指导教师:王奇、梅中辉、周晓燕,孔凡坤日期:2011年11月7日—11月18日一、数码管学号滚动显示1.实验目的(1)掌握VHDL语言的语法规范,掌握时序电路描述方法(2)掌握多个数码管动态扫描显示的原理及设计方法2.实验所用仪器及元器件(1)计算机(2)直流稳压电源(3)数字系统与逻辑设计实验开发板3.实验任务要求要求学生在六个数码管滚动显示自己的学号(六位),每隔一定时间循环

2、移位一次,学号为奇数则左移,学号为偶数则右移。间隔时间可由开关选择1秒,2秒,3秒和4秒。4.实验原理为使得输入控制电路简单且易于实现,采用动态扫描的方式实现设计要求。动态扫描显示需要由两组信号来控制:一组是字段输出口输出的字形代码,用来控制显示的字形,称为段码;另一组是位输出口输出的控制信号,用来选择第几位数码管工作,称为位码。各位数码管的相同段是并联的,段码的输出对各位数码管来说都是相同的。因此在同一时刻如果各位数码管都处于点亮状态,6位数码管将显示相同的字符。若要各位数码管能够显示出与本位相应的字符,就必须采用扫描显示方式,即

3、在某一时刻,只让某一位处于点亮状态,而其它各位处于灭灯状态。同时,段码输出相应位要显示字符的字型码。这样在同一时刻,只有选通的那一位显示出字符,而其它各位则是熄灭的,如此循环下去,就可以使各位数码管显示出要显示的字符。虽然这些字符是在不同时刻出现的,而且同一时刻,只有一位显示,其它各位熄灭,但由于数码管具有余辉特性和人眼有视觉暂留现象,只要每位数码管显示间隔足够短,给人眼的视觉印象就会是连续稳定地显示。总之,多个数码管动态扫描显示,是将所有数码管的相同段并联在一起,通过选通信号分时控制各个数码管的公共端,循环点亮多个数码管,并利用人

4、眼的视觉暂留现象,只要扫描的频率大于50Hz,将看不到闪烁现象。6个数码管则需要50*6=300Hz以上才能看到持续稳定点亮的现象。5.设计思路及VHDL代码循环左滚动,始终点亮6个数码管,左出右进。状态为:080403-804030-040308-403080-030804-308040-080403i)设计思路:(1)同时让6个数码管显示数字的代码主体和实验任务1中一致,基本思想也一致。(2)为实现移位,关键改动为新增一个计数器,计数周期远远大于扫描周期,这样,在一个大的计数周期内,对于要显示的6位数码进行动态扫描(和实验任务1

5、中相同),显示出6种移位状态中的一种;在下一个大的周期内,计数变量FLAG加1,使用求余运算将显示位的数码移位,比如,FLAG为0时,显示“012345”六位数码,FLAG为1时,将FLAG与扫描周期计数变量CNT6相加求余(即FLAG_A求余)对应的数码为080403,显示的数码也就为“080403”。以此类推,实现循环移位。(3)加入按键控制,按键按下来控制移位的时钟的频率,以实现间隔时间可由开关选择1秒,2秒,3秒和4秒。ii)VHDL代码LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIE

6、EE.STD_LOGIC_UNSIGNED.ALL;ENTITYjiyawenISPORT(clk,clear,key_in:INSTD_LOGIC;num_out:OUTSTD_LOGIC_VECTOR(6DOWNTO0);pipe_out:OUTSTD_LOGIC_VECTOR(5DOWNTO0));ENDjiyawen;ARCHITECTUREbehaveOFjiyawenISSIGNALclk_temp:STD_LOGIC;SIGNALclk_te:STD_LOGIC;SIGNALcount_f:INTEGERRANGE0T

7、O5;SIGNALCNT6:INTEGERRANGE0TO6;SIGNALNUM:INTEGERRANGE0TO5;SIGNALcount_FLAG:INTEGERRANGE0TO99;SIGNALFLAG:INTEGERRANGE0TO6;SIGNALFL:INTEGERRANGE0TO40000;SIGNALF:INTEGERRANGE0TO40000;SIGNALkey_cnt:INTEGERRANGE0TO3;SIGNALkey_0:STD_LOGIC;SIGNALkey_1:STD_LOGIC;SIGNALkey_2:ST

8、D_LOGIC;SIGNALkey_3:STD_LOGIC;SIGNALkey_v:STD_LOGIC;SIGNALkey_flag:STD_LOGIC;SIGNALkey_s:STD_LOGIC;SIGNALdelay_5ms:IN

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。