Verilog流水灯实验报告

《Verilog流水灯实验报告》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、流水灯实验报告实验二流水灯一、实验目的学会编写一个简单的流水灯程序并掌握分频的方法。熟悉Modelsim仿真软件的使用。二、实验要求用Quartus编写流水灯程序，在Modelsim软件中进行仿真。三、实验仪器和设备1、硬件：计算机2、软件：Quartus、Modelsim、（UE）四、实验内容1、将时钟周期进行分频。2、编写Verilog程序实现LED等依次亮灭，用Modelsim进行仿真，绘制波形图。五、实验设计（一）分频原理已知时钟周期f为50MHz，周期T为1/f，即20ns。若想得到四分频计数器，即周期为80ns的时钟，需要把时钟进行分频。即每四个时钟周期合并为一

2、个周期。原理图如图1所示。图1四分频原理图（二）流水灯设计思路1、实现4盏LED灯依次隔1s亮灭，即周期为1s；2、计算出频率f为1/T=1Hz；3、设置计数器cnt，当检测到clk上升沿时开始计数，当cnt计数到24_999_999时，clk_4跳变为1，LED灯亮起，当cnt计数49_999_999时，clk_4置0，LED灯熄灭。4、给LED赋初值4’b0001，第一盏灯亮。5、利用位拼接，实现循环。（三）设计框图图2设计基本框图（四）位拼接的用法若输入a=4'b1010，b=3'b101，c=4'b0101，想要使输出d=5'b10001用位拼接，符号“{}”：d<

3、={b[2:1],c[1],a[2:1]}即把b的低1~2位10，c的低1位0，a的低1~2位01拼接起来，得到10001。流水灯4'b00014'b00104'b01004'b1000相当于把低三位左移，并最高位放在最低位。用位拼接可写为：led<={led[2:0],led[3]};低三位最高位一、实验方法和步骤（一）时钟分频1、编写分频程序。2、编写测试程序。3、进行仿真，波形如图3所示。图3分频仿真结果（二）流水灯1、编写分频程序。1、编写测试程序。3、进行仿真，为了节约时间和方便观察波形，将计数器值分别改为24、49跳转。波形如图4所示。图4流水灯仿真结果一、实验

4、参考程序（一）时钟分频1、程序文件modulediv_clk(//模块名与文件名一致。定义端口列表，inputwireclk,//输入线型inputwirerst_n,outputregclk_4//输出定义为寄存器型);reg[3:0]cnt;//中括号定义位宽，定义中间变量cntalways@(posedgeclk)if(rst_n==0)cnt<=0;//复位为0，计数器也为0elseif(cnt==3)//当计数器=3时清零（可用elseif）cnt<=0;elsecnt<=cnt+1;//计数器自加1always@(posedgeclk)if(rst_n==0)c

5、lk_4<=0;//复位为0.clk_4为0elseif(cnt==1)clk_4<=1;//当计数器为1时，时钟跳变为1elseif(cnt==3)clk_4<=0;//当计数器为3时，时钟跳变为0endmodule2、测试文件`timescale1ns/1nsmoduletb_div_clk();regclk;regrst_n;wireclk_4;initialbeginclk=0;rst_n=0;#100rst_n=1;endalways#5clk=~clk;div_clkdiv_clk_inst(.clk(clk),.rst_n(rst_n),.clk_4(clk_

6、4));endmodule（一）流水灯1、程序文件moduleLSD(//模块名与文件名一致。定义端口列表，inputwireclk,//输入线型inputwirerst_n,outputreg[3:0]led);reg[25:0]cnt;//中括号定义位宽，定义中间变量cntregclk_4;always@(posedgeclk)if(rst_n==0)cnt<=0;//复位为0，计数器也为0elseif(cnt==49_999_999)//当计数器=49999999时清零（可用elseif）cnt<=0;elsecnt<=cnt+1;//计数器自加1always@(po

7、sedgeclkornegedgeclk)//异步复位if(rst_n==0)clk_4<=0;//复位为0.clk_4为0elseif(cnt==24_999_999)clk_4<=1;//当计数器为24999999时，时钟跳变为1elseif(cnt==49_999_999)clk_4<=0;//当计数器为49999999时，时钟跳变为0elseclk_4=clk_4;always@(posedgeclk_4ornegedgeclk_4)if(rst_n==0)led<=4'b0001;elseled<={le