资源描述：
《verilog实验报告 流水灯数码管秒表交通灯》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、流水灯实验目的：在basys2开发板上实现LED灯的花样流水的显示，如隔位显示，依次向左移位显示，依次向右移位显示，两边同时靠中间显示。实验仪器：FPGA开发板一块，计算机一台。实验原理：当一个正向的电流通过LED时，LED就会发光。当阳极的电压高于阴极的电压时，LED就会有电流通过。当在LED上增添一个典型值为1.5V—2.0V之间的电压时，LED就会有电流通过并发光。实验内容：顶层模块：输入信号：clk_50MHz（主时钟信号），rst（重置信号），输出信号：[7:0]led（LED灯控制信号）。moduleled_top(clkin,rst,led_out);inputcl
2、kin,rst;output[7:0]led_out;wireclk_1hz;divider_1hzd0(clkin,rst,clk_1hz);ledl0(clk_1hz,rst,led_out);endmodule分频模块：moduledivider_1hz(clkin,rst,clkout);inputclkin,rst;outputregclkout;reg[24:0]cnt;always@(posedgeclkin,posedgerst)beginif(rst)begincnt<=0;clkout<=0;endelseif(cnt==24999999)begincnt<=
3、0;clkout=!clkout;endelsecnt<=cnt+1;endendmodule亮灯信号模块：moduleled(clkin,rst,led_out);inputclkin,rst;output[7:0]led_out;reg[2:0]state;always@(posedgeclkin,posedgerst)if(rst)state<=0;elsestate<=state+1;always@(state)case(state)3'b000:ledout<=8'b0000_0001;3'b001:ledout<=8'b0000_0010;3'b010:ledout<
4、=8'b0000_0100;3'b011:ledout<=8'b0000_1000;3'b100:ledout<=8'b0001_0000;3'b101:ledout<=8'b0010_0000;3'b110:ledout<=8'b0100_0000;3'b111:ledout<=8'b1000_0000;endcaseendmodule实验中存在的问题：1芯片选择问题automotivespartan3EXA3S100EXA3S250ECPG132spartan3EXC3S100EXC3S250ECP1322时序逻辑部分，阻塞赋值和非阻塞赋值混用always@(posedgec
5、lk)begina=b+c;d<=e+f;end3UCF文件格式错误NET“CLK”LOC=“B8”;NET“a”LOC=“N11”;NET“b”LOC=“G13”;NET“c[0]”LOC=“K11;数码管实验目的：设计一个数码管动态扫描程序，实现在四位数码管上动态循环显示“1”、“2”“3”“4”；实验仪器：FPGA开发板一块，计算机一台。实验原理：实验内容：1、数码管显示模块：输入端口dataone,datatwo,datathree,datafour,clk,rst,输出端口current_state,digit_select；moduledisplay_scan(cur
6、rent_showdata,scan_current_state,rst,dataone,datatwo,datathree,datafour,clk_scan);outputreg[7:0]current_showdata;outputreg[3:0]scan_current_state;inputrst,clk_scan;input[3:0]dataone,datatwo,datathree,datafour;wire[7:0]data1,data2,data3,data4;code_changed1(dataone,data1);code_changed2(datatwo,
7、data2);code_changed3(datathree,data3);code_changed4(datafour,data4);parameterstateone=4'b0111,statetwo=4'b1011,statethree=4'b1101,statefour=4'b1110;always@(posedgerstorposedgeclk_scan)beginif(rst)scan_current_state<=stateone;elsecase(scan_cur
