verilog语言的fpga变速花样流水灯设计

verilog语言的fpga变速花样流水灯设计

ID:17398818

大小:63.50 KB

页数:9页

时间:2018-08-30

verilog语言的fpga变速花样流水灯设计_第1页
verilog语言的fpga变速花样流水灯设计_第2页
verilog语言的fpga变速花样流水灯设计_第3页
verilog语言的fpga变速花样流水灯设计_第4页
verilog语言的fpga变速花样流水灯设计_第5页
资源描述:

《verilog语言的fpga变速花样流水灯设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、基于XILINX--XSE500E型FPGA的变速流水灯以及花样流水灯的verilog语言设计摘要临近大四毕业,诸多工科院校电子电科通信等专业会选择用FPGA项目作为课程设计的课题,笔者同样经历了这个过程,收获颇多,在此将设计成果在此分享,以帮助大家更好掌握FPGA设计。FPGA种类繁多,时效性非常好,设计过程中十分注重实时性,在时间点控制上非常优秀。此次设计采用XILINX的XSE500E型芯片的开发板,芯片采用FG320型接口,速度级别-4。板载时钟50MHz,如需其他时钟周期,可采用IP核中的clocking,其中的D

2、CM可以实现变频,引入DCM,输入频率50MHz,输出频率填入需要的频率即可,之后进行实例化。此外,可以借助计数器进行延时减速,此次设计采用了计数器延时方法。本次列举了四种流水灯相关设计:普通流水灯(向左和向右滚动),自动反复式流水灯(到最右端自动向左滚动,到左端自动向右滚动),花样流水灯,变速流水灯。谢谢大家的支持!正文一,普通流水灯1,建模思想普通流水灯,可以向右滚动,到最右端返回最左端,也可以向左滚动,到最左端返回最右端。普通流水灯模块涉及的端口有:clk,它是时钟输入,一般就是板载时钟,这里是50MHz,具体参照开发

3、板说明。还有复位输入rst,高电平有效。此外就是led端口,这个端口有8根管脚,共8位,连接8个led灯。采用verilog语言,端口定义格式如下:moduleled(inputclk,inputrst,outputreg[7:0]led//此行定义说明led端口既是驱动管脚的,又是寄存器);采用过程建模,这里不采用行为建模和功能建模,因为这个过程就是一个大循环,规律性极强。由于板载时钟50MHz,如果每个时钟周期都要滚动流水灯,那么速度是惊人的,人眼根本无法分辨。所以采用计数器延时,当计数达到约4千万时候,驱动系统进行动作

4、,可以判断,也可以进行流水灯动作。普通流水灯,需要判断流水灯是否到了尽头,如果到了尽头,需要回归起点。每次上电之后,需要按一下复位,才能进行流水灯循环。Rst的作用就是初始化,首先为led赋予一个初始状态,可以让一个灯循环,也可以让几个灯一起亮,一起循环。几个灯亮,关键在于rst初始化。2,全部代码如下:这里列举右滚动流水灯moduleled(//这行定义了模块名字为ledinputclk,inputrst,outputreg[7:0]led);reg[25:0]count;//延时计数器,这里是25位计数器,为32M。al

5、ways@(posedgeclk)//每个时钟上升沿进行下面动作if(rst)led<=8'b10000000;//复位初始化,只有一个灯亮着,这里做一个灯的流水灯,如always@(posedgeclk)果做两个灯,就是11000000If(reg[25]==1)//计数满32M之后再进行下面动作,延时。beginIf(led==8’b00000001)//当滚动到尽头,回到左侧起始端led<=8’b10000000;elseled<={led[0],led[7:1]}//右移,用并置符实现endendmodule左滚动可

6、以很容易得出,在此不做详细解释,读者自行分析。moduleled(//这行定义了模块名字为ledinputclk,inputrst,outputreg[7:0]led);reg[25:0]count;//延时计数器,这里是25位计数器,为32M。always@(posedgeclk)//每个时钟上升沿进行下面动作if(rst)led<=8'b00000001;//复位初始化,只有一个灯亮着,这里做一个灯的流水灯,如always@(posedgeclk)果做两个灯,就是00000011If(reg[25]==1)//计数满32

7、M之后再进行下面动作,延时。beginIf(led==8’b10000000)//当滚动到尽头,回到左侧起始端led<=8’b00000001;elseled<={led[6:0],led[7]}//左移,用并置符实现endendmodule二,自循环流水灯此代码引用自课堂实验的代码,非本人原创,在此分析一下。大家可以自行理解。每次上电,按一下rst复位键,流水灯出现一个或者几个灯亮起来,接下来按住run,则流水灯从左向右滚动,滚到最右,自动向左滚,滚到左侧,再向右滚动,周而复始。1,建模思想该模块一共有四个端口,led是驱

8、动流水灯的8个管脚的端口,clk是板载50MHz时钟,rst是复位信号输入,run是控制流水灯开始滚动的信号。该模块采用计数器延时,通过flag寄存器控制流动方向,flag为1时候左滚动,flag为0,向右滚动。滚动到位自行判断。2,代码分析moduleLed(clk,reset,run,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。