基于verilog+hdl语言的fpga设计new

《基于verilog+hdl语言的fpga设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、万方数据中文核心期刊《微计算机信息》(测控自动化)2004年第20卷第10期基于VerilogHDL语言的FPGA设计ApplicationofVerilogHDLLanguageinFPGADevelopment(1．西南科技大学；2．哈尔滨理工大学)彭保1范婷婷2马建国1Peng，BaoFan，TingtingMa，Jianguo摘要：采用VerilogHDL语言在Ahera公司的FPGA芯片上实现了RISC_CPU的关键部件状态控制器的设计，以及在与其它各种数字逻辑设计方法的比较下。显示出使用VerilogHDL语言的优越性．关键词：VerilogHDL；n’GA：EDA分

2、类号：TP39文献标识码：A文章编号：1008-0570(2004)olo-0080一03Abstract：AmeansofFPGA／CPLDdevelopmentbasedonVer-ilogHDLisintroducedindetailthroughadesignexample．Corn—paredtoothermeansofdigitallogicdesign，theadvantageoftheVerilogHDLisshowed．Keywords：VerUogHDL；FPGA；EDA1引言在近年来，随着微电子学和计算机科学的迅速发展．给E—DA(电子设计自动化)行业带来了

3、巨大的变化。特别是进入20世纪90年代后．电子系统已经从电路板级系统集成发展成为包括ASIC、FPGA和嵌入系统的多种模式。可以说EDA产业已经成为电子信息类产品的支柱产业。EDA能蓬勃发展的关键技术之一就是采用了硬件描述语言(HDL)描述电路系统，这也是计算机应用的一次重大突破，硬件描述语言的出现使电子系统的设计可以象编C程序一样简单易学，从而让软件工程人员很容易了解硬件的设计。对于FPGA和CPLD开发而言，比较流行的HDL主要有VerilogHDL、VHDL、ABEL—HDL和AHDL等。其中VHDL和VerilogHDL因适合标准化的发展方向而最终成为IEEE标准。但与V

4、HDL相比VerilogHDL有个最大的优点是：它是一种非常容易掌握的硬件描述语言。只要有C语言的编程基础，～般经过2到3个月的认真学习和实际操作就能掌握这种设计技术。并且完成同一功能它的程序条数一般仅为VHDL的113。2设计实例通常设计数字电路大都采用自顶向下将系统按功能逐层分割的层次化设计方法．这比传统自下向上的EDA设计方法有更明显的优势(当时的主要设计文件是电路图)。因为由自顶向下的设计过程可以看出．从总体行为设计开始到最终逻辑综合，形成网络表为止。每一步都要进行仿真检查，这样有利于尽早发现系统设计中存在的问题．从而可以大大缩短系统硬件的设计周期。这也是HDL语言设计系

5、统硬件的最突出的优点之一。并且在顶层设计中，要对内部各功能块的连接关系和对外的接口关系进行描述。而功能块实际的逻辑功能和具体的实现形式则由下一层模块来描述。在系统的底层设计中。由于其对系统很强的行为描述能力，可以不必使系统层层细化，从而避开具体的器件结构．从逻辑行为上直接对模块进行描述和设计，随后EDA设计软件或相应的第三方工具软件中的综合器将程序自动综合成彭保：硕士研究生国家八六三项目(2002AAl21063)第五媒体物理链路传输协议研究；国家自然科学基金项目(60272014)共享信息第二类网络为具体FPGA／CPLD等目标芯片的网表文件，这种避开具体器件结构的方式也是它的

6、重要优势之一。下面以RISC—CPU关键部分状态控制器的设计为例具体说明。状态控制器的设计非常能代表典型的控制电路的设计方式。RISCCPU中的状态控制器(如图1所示)由两部分组成：状态机(图1中的CONTROL部分)和状态机控制器(图1中的CON—TROLCTL部分)。CLKlINC—PCZEROLOAD-ACCLOAD_PC髀CONTROLCTLENARST卜ENACONTROLRDI卜^一WRLOAD-IROPCODE[2：0]HALTINTFLAGDATACTL_ENAA图1状态控制器状态机控制器接受复位信号RST，当RST有效时通过信号ENA使其为0，输入到状态机中停止

7、状态机的工作。状态机是CPU的控制核心．用于产生一系列的控制信号．启动或停止某些部件。CPU何时进行读指令读写I／0端口、RAM区等操作，都是由状态机来控制的。状态机的当前状态，由变state记录．state的值就是就是当前这个指令周期中经过的时钟数。指令周期由8个时钟周期组成，每个时钟周期都要完成固定的操作。第0个时钟．因为CPU状态控制器的输出RD和LOAD_IR为高电平。其余均为低电平．指令寄存器寄存由ROM送来的高8位指令代码；第1个时钟，与上一时钟相比只是INC_PC从