资源描述：
《基于多种eda工具的fpga设计new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、集成电路应用基于多种!"#工具的$%&#设计国防科技大学*TU国家重点实验室（H#""V6）孙富明北京科技大学信息工程学院（#"""W6）李笑盈摘要：介绍了利用多种()*工具进行+,-*设计的实现原理及方法，其中包括设计输入、综合、功能仿真、实现、时序仿真、配置下载等具体内容。并以实际操作介绍了整个+,-*的设计流程。关键词：+,-*仿真综合()*在数字系统设计的今天，片上系统（&’%）技术的出存储、热控制、配置速率为="">IAJ。而*1879:公司的现已经在设计领域引起深刻变革。为适应产品尽快上*;73!"<7系列同样是
2、其公司主推的+,-*产品，在内市的要求，设计者必须合理选择各()*厂家提供的加部布线资源方面与/01023公司产品不同。在E09873器速设计的工具软件，以使其产品在本领域良性发展。件中，分为双长线、单长线、长线几种，在布线时可以+,-*设计是当前数字系统设计领域中的重要方式之按最近原则进行取舍；而在*;73!"<7中，连线仅为一一。本文以多种()*厂家工具为基础，系统介绍+,.种等长，所以在时序分析时比较准确。-*设计的流程。&"#$%设计原理!数字逻辑划分与"#$%内部结构+,-*设计大体分为设计输入、综合、功能仿真K前
3、图#所示为数字逻辑树状分类图，由其可以看仿真L、实现、时序仿真K后仿真L、配置下载等六个步出，现场可编程门阵列（+,-*）是专用集成电路中可骤，设计流程如图!所示。下面分别介绍各个设计步骤。编程逻辑器件的重要分支。必要的修改设计输入必要的修改数字逻辑功能仿真设计综合标准单元专用集成电路设计实现可编程逻辑器件门阵列半定制$%全定制$%位流文件报告文件仿真网表简单可编辑逻辑器件复杂可编程逻辑器件现场可编程逻辑门阵列图#数字逻辑树状分类图配置器件时序分析时序仿真随着微电子工业的发展与进步，+,-*的集成度图!+,-*设计流程图已经
4、达到数百万门，如/01023公司的/456!""7最大门&’!设计输入数为6!"万门，*1879:公司的*;73!"<#=""7为#="万设计输入包括使用硬件描述语言?)C、状态图与门，且系统时钟频率已达到!"">?@，支持多种$AB电原理图输入三种方式。?)C设计方式是现今设计大规压标准，并具有丰富的可重复利用的$,核，便于加模数字集成电路的良好形式，除$(((标准中E?)C速系统设计。与E7901’M?)C两种形式外，尚有各自+,-*厂家推出+,-*的内部资源（以/01023公司为例）一般分为的专用语言，如NO:98OJ
5、下的*?)C。?)C语言描述在可编程逻辑块%CD、输入输出块$BD和可编程连线,$状态机、控制逻辑、总线功能方面较强，使其描述的三部分。通过编程控制,$连接各%CD单元，可以形成电路能在特定综合器（如&P2’;JPJ公司的+,-*%’Q.具有特定功能的电路。使用各公司的专用设计软件设计;0179$$或+,-*(3;97JJ）作用下以具体硬件单元较+,-*，最终可形成由,$控制%CD单元的位流文件。好地实现；而原理图输入在顶层设计、数据通路逻/01023公司主推的E09873系列+,-*产品采用"F!!辑、手工最优化电路等方面
6、具有图形化强、单元节微米工艺，具有如下特性：支持G种$AB标准、H个延俭、功能明确等特点。另外，在*1879:公司NO:98OJ软件时锁定环、块存储与分布存储并存、可编程流水延时环境下R可以使用>7Q’9P(S08’9对内部Q7Q’9P进行V"欢迎邮购本刊#GG=X#GGG年光盘版，每套#""元《电子技术应用》!""!年第#期集成电路应用直接编辑置入数据。常用方式是以$%&语言为主，原路验证。仿真是指使用设计软件包对已实现的设计进理图为辅，进行混合设计以发挥二者各自特色。行完整测试，模拟实际物理环境下的工作情况。前仿通常，’
7、()*厂商软件与第三方软件设有接口，可真是指仅对逻辑功能进行测试模拟，以了解其实现的以把第三方设计文件导入进行处理。如+,-./,0与功能是否满足原设计的要求，仿真过程没有加入时序’1,23-/412都可以把5%6’网表作为输入网表而直接进信息，不涉及具体器件的硬件特性，如延时特性；而在行布局布线，布局布线后，可再将生成的相应文件交布局布线后，提取有关的器件延迟、连线延时等时序给第三方进行后续处理。参数，并在此基础上进行的仿真称为后仿真，它是接!"!设计综合近真实器件运行的仿真。综合，就是针对给定的电路实现功能和实现此电!"
8、$设计实现路的约束条件，如速度、功耗、成本及电路类型等，通实现可理解为利用实现工具把逻辑映射到目标过计算机进行优化处理，获得一个能满足上述要求的器件结构的资源中，决定逻辑的最佳布局，选择逻辑电路设计方案。也就是说，被综合的文件是$%&文件与输入输出功能块连接的布线通道进行连线，并产生（或相
