数字电子钟逻辑电路设计

《数字电子钟逻辑电路设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、数字电子钟逻辑电路设计邓旭聪(T安电业局调度中心，四川广安638000摘要:主要足通过woitbcnchSGe软件作为应用平台.设计出电子数字钟逻緝电路.并在这个平台上进行仿舆.验证它的工作状态是否正常、以实现要求的功能电路、关键词:脉冲:逻错:触.发器:计数器Abstract:Tlin)ugh*«tivarcplatbtfnnanedWorkbenchS0c,electn)nicdigitalebekb^iccircuitisdesignedoutOntheplatfom.theworkingstaleofdiedigitalebekissmuhledandvalidatedThefun

2、ctionofdielogincircuitisachievedKeywords:hipulsc;bgic;trigger,counter中图分类号：TM93S114文献标识码：B文章编号H003•6954(2(X)8)增•067•()3ElectionicsWorkbench(简称BVB)即虚拟电子实验平台.是一种利用在微机上运行电路仿真软件来进行硬件实验的平台。它具有功能全、成本低、效率高.界面直观、操作方便等优点。本设计主要是利用woitbenchS0这个仿真软件作为应用平台.完成数字电子技术应用课题设计数字电子钟是数字电路中基本的电路.也是在实际生活中随处可见的应用例子。数字电子钟

3、是一种用数字显示秒、分、时的计时装茧.与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装蓋等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟、1秒脉冲发生器秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质呈.通常用晶体菠荡器发出的脉冲经过整形.分频获得IHZ的秒脉冲。但这里使用的是由555定时器组成的多谐震荡器，通过CMOS器件4024分频产生丨HZ的秒脉冲4024如图所示，功能简述：CP端是时钟脉冲的输入端，MR是清零端.当为高电平时，输出全部为零。00-06是输出端.00是时钟脉冲的2分频，每输入一个CP.

4、OO的状态就翻转一次:01时钟脉冲是00的2分频.00每向01送一个脉冲，01就翻转一次、02对CP来说就是4分频，即Fu,=(1/4)Fipo以此类推，由CC4024可以得到的最大分频系数是2的7次1CPVDD2MRNC306oo40501504NC603027VSSNC4024图14024器件图方，即对CP来说是12X分频e秒脉冲发生器器件图2:右边的电路是用555定时器构成的多谐蔴荡器的电路.图中/f端连接高电平，TON端口连接Q0IMF的电容，起滤波作用将6螨口和2端口连在一起，作为输入信号的V的输入端，就构成施密特电路形式。将三极管TO输出端通过电阻/?,接到电源VCC，TO就构

5、成了基电极开路门反相器的形式淇输出再通过积分点路反馈至输入V,，就构成了自激多谐震荡器。产生的震荡频率很离，而所需要的频率往往比较小.因此就需要用分频器.把输出频率接到分频器4024的输入绱经过分频，得到想要的频率，调节/?,或C可产生脉宽可变的方波输出。2计数译码显示部分秒、分为六十进制.即显示(X)—59.它们的个位为十进制，十位为六进制，分别通过对计数器的控制来实现，这里使用的是集成电路74LSI92(BCD码同DDNCSSNCSNCVbMR060504svss步双时钟计数器.可逆.带清除端）D进制可以通过不同的逻辑门来控制。显示部分是采用带译码驱动器的数码管来显示（直接可接在计数器

6、的输出端口），如果是不带译码驱动的数码管还要通过一个译码驱动器如74LS248来驱动数码管，其器件如图3。BvccQBAQACLRDOWNBO*UPCO1QCLOAD*QDCGNDD十十74192图374192谣件图表I功能表输CRLD'CPdCPuDO入DfD，D,输aQi出

7、0,LD=1时，CPu=1且有上升沿输入到CTd时，计数器对CP脉冲实现同步计数..进位电路见图4，两个74LSI92集成芯片连上两块发光数码管就可以构成秒（）（）•59的计数器，首先要解决进位，秒的个位是0-9的十进制.这里用的计数器是BCD码同步计数器，因此计数器到（）的时候就输出一个进位脉冲《）端，把这个进位信号接到秒的十位计数器的输入端，就构成了一个可显示（）（）-99的计数器，这里需要的是00-60的六时进制的