数字电子钟逻辑电路设计2

《数字电子钟逻辑电路设计2》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、数字电子钟逻辑电路设计报告实习题目指导教师职称学生姓名学号日期实习题目指导教师职称学生姓名学号日期数字电子钟逻辑电路设计指导教师李维网络101—07张智维学号:10050401071设计任务设计一台能显示时，分，秒的数字电子钟。技术要求:(1)由晶振电路产生1Hz标准秒脉冲。(2)秒、分为00～59六十进制计数器。(3)时为00～23二十四进制计数器。(3)可手动校正：能分别进行秒、分、时的校正。只要将开关置于手动位置，可分别对秒、分、时进行手动脉冲输入调整或连续脉冲输入校正。2设计概括本次数字时钟电路设计使用了三片7

2、4LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门,采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数，时使用24进制循环计数。12数字电子钟逻辑电路设计报告(原图为网络图片用photoshop简单编辑以说明本设计的整体架构)3工作原理数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分

3、的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。12数字电子钟逻辑电路设计报告4主要图表设计(1)4位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构与74SL161完全相同）：(2)二输入四与非门74LS00引脚结构图，如图2：(3)74LS161功能如表1所示：(4)非门真值表如表2所示：12数字电子钟逻辑电路设计报告输入输出PTCPCD1D2D3Q0Q1Q2Q3L××××××××LLLLHL××↑D0D1D2D3D0D1D2D3HHHH↑××××计数HHL×××

4、×××保持HH×L×××××保持表174LS161功能表ABY001011101110表2与非门真值表12数字电子钟逻辑电路设计报告5电路组成(1)计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连接，利用外接标准1Hz脉冲信号进行计数。(2)显示部分：将三片74LS161芯片和三片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。6设计步骤和方法所有74LS161芯片和74LS160的16脚接5V电源(置为1)，3脚、4脚、5脚、6

5、脚和8脚接地（置为0）。74LS00芯片的14脚接5V电源（置为1），7脚接地。(1)秒设计秒部分具体设计如图3示：12数字电子钟逻辑电路设计报告图3秒部分设计图秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS160和与非门74LS00在电路上设计10进制计数器显示秒的个位。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态.秒的个位和十位的2脚相接从而实现同步工作，15脚（串行进

6、位输出端）接十位的7脚和10脚。个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，并十位部计数器的2脚脉冲输入端CP12数字电子钟逻辑电路设计报告，从而实现10进制计数和进位功能。利用74LS161和74LS00在电路上设计6进制计数器显示秒的十位：7脚和10脚接各位计数器的15脚（串行进位输出端），当个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，并十位部分开始计数，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和分个位计数器的2脚脉冲输入端CP，从而实现6进制

7、计数器和进位功能。(2)分钟的设计分钟部分具体设计如图4示：图4分部分设计图12数字电子钟逻辑电路设计报告分钟个位部分逢十进一，十位部分逢六进一，从而共同完成60进制计数器。当计数到59时重新开始计数。利用74LS160和74LS00设计10进制计数器显示分的个位：1脚，7脚和10接高电平，15脚（串行进位输出端）接十位计数器的7脚和10脚。当个位计数器由Q3Q2Q1Q0（0000）增加到（1001）时产生进位，十位计数器和各位计数器的2脚相接从而实现同步工作。并将计数器的2脚脉冲输入端，从而实现10进制计数器和进位功

8、能。利用74LS161和74LS00在面包板上设计6进制计数器显示分的十位：当由Q3Q2Q1Q0（0000）增加到（0101）时，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和小时的个位计数器的2脚脉冲输入端，从而实现6进制计数器和进位功能。(3)小时的设计小时部分具体设计如图5示：12数字电子钟逻辑电路设计报告图