数字电子钟逻辑电路设计

《数字电子钟逻辑电路设计》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实习题目指导教师职称学生姓名学号日期实习题目指导教师职称学生姓名学号日期内蒙古师范大学计算机与信息工程学院《数字电路》课程设计报告实习题目指导教师职称学生姓名学号日期设计题目数字电子钟逻辑电路设计指导教师戚桂美职称讲师姓名勿日勒学号200618524日期2008-10-249免责声明：文档在线网中所有的文档资料均由文档在线网会员提供,该文档资料的版权属于提供者所有。文档在线网会对会员提供的文档资料进行筛选和编辑，但是并不声明或保证其内容的合法性和正确性。数字电子钟逻辑电路设计计算机与信息工程学院2006级

2、2班勿日勒200018524指导教师戚桂美讲师摘要本次数字时钟电路设计使用了三片74LS161二进制计数器,三片74LS160十进制计数器和一片74LSOO二输入四与非门采用异步连接设计构成数字电子钟。分、秒均使用60进制循环计数，时使用24进制循环计数。关键词电子时钟；清零；循环计时1设计任务及主要技术指标和要求1.1设计任务：用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。1.2主要技术指标和要求：1.2.1由555定时器产生1Hz的标准秒信号。1.2.2秒、分为00~59进制计数器1.2.3

3、时为00~23二十四进制计数器。2引言数字电子钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛的应用。如，日常生活中的电子手表，车站、码头、机场等公共场所的大型数显电子钟。3工作原理9免责声明：文档在线网中所有的文档资料均由文档在线网会员提供,该文档资料的版权属于提供者所有。文档在线网会对会员提供的文档资料进行筛选和编辑，但是并不声明或保证其内容的合法性和正确性。数字电子钟所采用的是十六进制计数器74LS161和十进制计数器74SL16

4、0，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要10进制计数器，十位需6进制计数器（计数到59时清零并进位）。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到24时，使计数器的小时部分清零，从而实现整体循环计时的功能。3.14位同步计数器74LS161引脚结构图，如图1（74SL160的引脚结构与74SL161完全相同）：3.2二输入四与非门74LS00引脚结构图，如图2：3.374LS161功能如表1所示：3.4非门真值表如表2所示：输入输出PTCPCD1D2D3Q0Q1Q2

5、Q3L××××××××LLLLHL××↑D0D1D2D3D0D1D2D3HHHH↑××××计数HHL××××××保持HH×L×××××保持表174LS161功能表ABY001011101110表2与非门真值表9免责声明：文档在线网中所有的文档资料均由文档在线网会员提供,该文档资料的版权属于提供者所有。文档在线网会对会员提供的文档资料进行筛选和编辑，但是并不声明或保证其内容的合法性和正确性。4电路组成部分4.1计数部分：利用74LS161芯片，74LS160芯片和74LS00芯片组成的计数器，它们采用异步连

6、接，利用外接标准1Hz脉冲信号进行计数。4.2显示部分：将三片74LS161芯片和三片74LS60的Q0Q1Q2Q3脚分别接到实验箱上的数码显示管上，根据脉冲的个数显示时间。5设计步骤及方法所有74LS161芯片和74LS160的16脚接5V电源(置为1)，3脚、4脚、5脚、6脚和8脚接地（置为0）。74LS00芯片的14脚接5V电源（置为1），7脚接地。5.1秒设计秒部分具体设计如图3示：图3秒部分设计图9免责声明：文档在线网中所有的文档资料均由文档在线网会员提供,该文档资料的版权属于提供者所有。文档在

7、线网会对会员提供的文档资料进行筛选和编辑，但是并不声明或保证其内容的合法性和正确性。秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器74LS160和与非门74LS00在面包板上设计10进制计数器显示秒的个位。计数器的1脚接高电平，7脚及10脚接1。因为7脚和10脚同时为1时计数器处于计数工作状态.秒的个位和十位的2脚相接从而实现同步工作，15脚（串行进位输出端）接十位的7脚和10脚。个位计数器由Q3Q2Q1Q0（

8、0000）2增加到（1001）2时产生进位，并十位部计数器的2脚脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS00在面包板上设计6进制计数器显示秒的十位：7脚和10脚接各位计数器的15脚（串行进位输出端），当个位计数器由Q3Q2Q1Q0（0000）2增加到（1001）2时产生进位，并十位部分开始计数，通过74LS00对Q2Q1与非接入74LS161的1脚清零端和分个位计数器的2脚脉冲输入端CP，从