eda技术实验1-8(ok)

《eda技术实验1-8(ok)》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、《EDA技术》课程实验内容指导移通学院电子信息工程系2011年5月《EDA技术》实验一熟悉Maxplus开发工具的设计流程一、实验目的1、mMaxplus开发工具的原理阁输入的设计步骤及方法；2、掌握组合逻辑电路及简单时序逻辑电路的原理阁设计方法，进一步熟悉开发丄其的界而和设计流程。二、实验内容及要求1、MaxpIusII工具的安装与使用（必做，具体要求见盾）；2、奇数检测电路设计（必做，具体耍求见后）；3、同步计数器74161的应用（选做，具体要求见后）；三、设计提示（课堂讲解）1、讲解举例说明maxplu

2、sll原理图设计的一般步骤和技巧；2、对木次实验内容加以简单解释和提示；2.1.1Maxplusll工具的安装与使用1.安装Maxplusll工具软件，要求先对license.dat文件进行设置，然后练习原理图输入设计及仿真方法（设计图见图1），可对照本次课程讲述内界进行；2.设计文件命名为lianxi211.gdf,要求对其进行仿真，外根据仿真结果指出该电路的功能;3.按照上述练习方法，练习教材上现成的电路图进行编辑和仿真，进一步熟悉Maxplusll工;H的使用方法。74151图12.1.2奇数检测电路设

3、计1.设计一个三输入的奇数检测电路，要求对三个输入信号的输入情况进行检测，当有奇数个1电平输入时，输出为1;否则为()。2.设计文件命名为lianxi212.gdf,对设汁文件进行语法检杏、项目编译，无误P加以仿真验证设计是否正确；3.设计提示：假设输入信号为abc，输出为F，则其输入输出关系应满足：F(a,b,c)=2m(1,2,4,7)=a®b©c1.参考设计电路(略)2.1.3同步计数器74161的应用1.在Maxplusli工具中采用原理閤的方法，用四位同步计数器74161设计一个模10的计数器，要求

4、输出端有计数端和分频端。2.设计文件命名为lianxi213.gdf,对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确；3.设计提示：可采用置位法和£位法两种方法之一。4.参考设计电路(略)《EDA技术》实验二Maxplus开发工具的原理图设计一、实验目的1、掌握Maxplus开发工具的原理图输入的没计步骤及方法；2、初步学会用现成的中规模集成器件：数据选择器74151、译码器74138,计数器74160/74161等没计相关的组合逻辑及吋序逻辑电路。二、实验内容及要求1、数据选择器74151

5、的应用（必做，具体要求见后）；2、译码器74138的应用（必做，具体要求见后）；3、计数器74160/74161的应川（至少必做其中一题，具体要求见后）；4、补充设计应用（选做，具体要求见后）。三、设计提示（课堂讲解）1、讲解采川现成的中规模集成电路设计组合逻辑电路及时序逻辑电路的一般步骤和技巧；2、讲解数据选择器74151、译码器74138的引脚功能及使用技巧；3、讲解十进制计数器74160、十六进制计数器74161的引脚功能，并对复位法和置位法的使川方法加以描述；2.2.1:据选择器74151的应用1、设

6、计要求：用八选一数据选择器74151实现一个四位二进制数输入中含偶数个‘0’的判断电路，可附加必要的外围电路。2、输入/输出信号情况：四位二进制数信号输入X[3..O]，判别信号输出F;3、设计文件命名为lianxi221.gdf。4、对设计文件进行语法检查、项g编译，无误后加以仿真验证设计足否正确。5、参考设计电路（略）2.2.2译码器74138的应用1、设计耍求：试用中规模的集成器件74138（3-8译码器），实现逻辑函数表达式F=AB+AC+BC,可以附加必要的门电路。2、输入/输出信号情况：A、B、C

7、为三个输入信号，输山信号为F;3、没计文件命名为lianxi222.gdf。4、对设计文件进行语法检查、项鬥编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）2.2.3计数器74160/74161的应用>单个74161的应用1、设计要求1:试用74161叫位二进制同步计数器分别构成模9和模14的计数两个分频端输出的电路，要求计数器均从0000开始。2、输入/输出信号情况：吋钟信号输入clk，复位信号输入rst;计数端信号输出Q[3..O]，两种情况下的分频端输出Z9、Z14；3、设计文件命名为lia

8、nxi223.gdf04、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）>多个74160级联的应用1、设计要求2:试用两八中规模集成同步十进制计数器74160级联，设计一个40进制的分频器，讨以附加必耍的门电路。2、输入/输出信兮情况：时钟信兮输入clk，复位信兮输入rst;计数端低位信兮输出QLL3..0J,计数端高位信号输出QH[3..O],分频端输岀Z