eda技术实验21921

eda技术实验21921

ID:18577103

大小:863.50 KB

页数:13页

时间:2018-09-19

eda技术实验21921_第1页
eda技术实验21921_第2页
eda技术实验21921_第3页
eda技术实验21921_第4页
eda技术实验21921_第5页
资源描述:

《eda技术实验21921》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、实验一:三人表决器实验一﹑实验目的要求1﹑掌握QuartusII的基本操作,掌握电路库元件的建立与调用、设计处理、设计仿真等设计电路的基本操作过程;2﹑掌握三人表决器的原理3﹑掌握三人表决器的VHDL描述二﹑实验原理参考《数字电子技术》教材三﹑实验基本内容设计输入﹑设计处理,设计仿真四﹑实验报告要求:阐述三人表决器的原理,三人表决器的VHDL描述程序,三人表决器的RTL电路,三人表决器的仿真波形附录:三人表决器的VHDL参考程序--Three-inputMajorityVoter--Theentitydeclarationisfollowedbyth

2、reealternativearchitectureswhichachievethesamefunctionalityindifferentways.ENTITYmajISPORT(a,b,c:INBIT;m:OUTBIT);ENDmaj;--DataflowstylearchitectureARCHITECTUREconcurrentOFmajISBEGIN--selectedsignalassignmentstatement(concurrent)WITHa&b&cSELECTm<='1'WHEN"110"

3、"101"

4、"011"

5、"111",'

6、0'WHENOTHERS;ENDconcurrent;--StructuralstylearchitectureARCHITECTUREstructureOFmajIS--declarecomponentsusedinarchitectureCOMPONENTand2PORT(in1,in2:INBIT;out1:OUTBIT);ENDCOMPONENT;COMPONENTor3PORT(in1,in2,in3:INBIT;out1:OUTBIT);ENDCOMPONENT;--declarelocalsignalsSIGNALw1,w2,w3:BI

7、T;BEGIN--componentinstantiationstatements.--portsofcomponentaremappedtosignals--withinarchitecturebyposition.gate1:and2PORTMAP(a,b,w1);gate2:and2PORTMAP(b,c,w2);gate3:and2PORTMAP(a,c,w3);gate4:or3PORTMAP(w1,w2,w3,m);ENDstructure;--Behaviouralstylearchitectureusingalook-uptableA

8、RCHITECTUREusing_tableOFmajISBEGINPROCESS(a,b,c)CONSTANTlookuptable:BIT_VECTOR(0TO7):="00010111";VARIABLEindex:NATURAL;BEGINindex:=0;--indexmustbeclearedeachtimeprocessexecutesIFa='1'THENindex:=index+1;ENDIF;IFb='1'THENindex:=index+2;ENDIF;IFc='1'THENindex:=index+4;ENDIF;m<=loo

9、kuptable(index);ENDPROCESS;ENDusing_table;实验二:多路选择器实验一﹑实验目的要求1﹑掌握QuartusII的基本操作,掌握电路库元件的建立与调用、设计处理、设计仿真等设计电路的基本操作过程;2﹑掌握多路选择器的原理3﹑掌握多路选择器的VHDL描述二﹑实验原理参考《数字电子技术》教材三﹑实验基本内容设计输入﹑设计处理,设计仿真四﹑实验报告要求:阐述多路选择器的原理,多路选择器的VHDL描述程序(要求用when-else语句实现或者用case语句实现),多路选择器的RTL电路,多路选择器的仿真波形附录:三人表决器

10、的VHDL参考程序(if-else语句)libraryieee;useieee.std_logic_1164.all;entitymuxisport(a,b,c,d:instd_logic_vector(3downto0);s:instd_logic_vector(1downto0);x:outstd_logic_vector(3downto0));endmux;architecturearchmuxofmuxisbeginmux4_1:process(a,b,c,d)beginifs="00"thenx<=a;elsifs="01"thenx<=b

11、;elsifs="10"thenx<=c;elsex<=d;endif;endprocessmux4_1;e

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。