欢迎来到天天文库
浏览记录
ID:20002454
大小:139.13 KB
页数:3页
时间:2018-10-08
《实验十 moore型同步时序逻辑电路的分析与设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、实验十Moore型同步时序逻辑电路的分析与设计一.实验目的:1.同步时序逻辑电路的分析与设计方法2.掌握时序逻辑电路的测试方法。二.实验原理:1.Moore同步时序逻辑电路的分析方法:时序逻辑电路的分析,按照电路图(逻辑图),选择芯片,根据芯片管脚,在逻辑图上标明管脚号;搭接电路后,根据电路要求输入时钟信号(单脉冲信号或连续脉冲信号),求出电路的状态转换图或时序图(工作波形),从中分析出电路的功能。2.Moore同步时序逻辑电路的设计方法:(1)分析题意,求出状态转换图。(2)状态分析化简:确定等价状态,电路中的等价
2、状态可合并为一个状态。(3)重新确定电路状态数N,求出触发器数n,触发器数按下列公式求:2n-13、该电路无等价状态。(3)确定触发器数:根据,2n-14、器)加法计数器功能检验:按图4搭接电路,Cp接单脉冲信号P+,Q3Q2Q1分别接逻辑指示灯L3L2L1,Rd----接逻辑开关K12,Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3;接通电源后利用Rd----使计数器复位后,加单脉冲,观察计数器工作情况,写出时序表。2.模5(421码)加法计数器时序图观察:将Cp改接TTL信号(f=10kHz),用双踪示波器观察并记录CpQ1Q2Q3波形。3.设计10(8421BCD)加法计数器;4.设计10(5421BCD)加法计数器。
3、该电路无等价状态。(3)确定触发器数:根据,2n-14、器)加法计数器功能检验:按图4搭接电路,Cp接单脉冲信号P+,Q3Q2Q1分别接逻辑指示灯L3L2L1,Rd----接逻辑开关K12,Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3;接通电源后利用Rd----使计数器复位后,加单脉冲,观察计数器工作情况,写出时序表。2.模5(421码)加法计数器时序图观察:将Cp改接TTL信号(f=10kHz),用双踪示波器观察并记录CpQ1Q2Q3波形。3.设计10(8421BCD)加法计数器;4.设计10(5421BCD)加法计数器。
4、器)加法计数器功能检验:按图4搭接电路,Cp接单脉冲信号P+,Q3Q2Q1分别接逻辑指示灯L3L2L1,Rd----接逻辑开关K12,Sd1----、Sd2----、Sd3----分别接逻辑开关K1、K2、K3;接通电源后利用Rd----使计数器复位后,加单脉冲,观察计数器工作情况,写出时序表。2.模5(421码)加法计数器时序图观察:将Cp改接TTL信号(f=10kHz),用双踪示波器观察并记录CpQ1Q2Q3波形。3.设计10(8421BCD)加法计数器;4.设计10(5421BCD)加法计数器。
此文档下载收益归作者所有