eda实验二用文本输入法设计门电路

《eda实验二用文本输入法设计门电路》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、西安邮电学院实验中心实验报告院系电子工程学院班级学号姓名成绩教师签字实验日期实验名称用文本输入法设计门电路_______________________________________________________一、实验目的二、实验所用仪表及主要器材三、实验原理简述四、实验测量记录：（如数据、表格、曲线、计算等）五、实验遇到的问题及解决办法：（余留问题，体会等）一、实验目的（1）进一步熟悉MAX+PLUS2软件，学习用文本输入法设计电路。（2）进一步熟悉CPLD数字电路设计流程。（3）学习初步的VHDL程序设计方法。二、实验所用仪表及主要器材P

2、C、MAX+plusII三、实验原理简述应用VHDL设计简单的逻辑电路二输入与非门示例。libraryieee;useieee.std_logic_1164.all;/调用库函数/entitynand2is/实体/port(a,b:instd_logic;y:outstd_logic);4end;architecturerel_1ofnand2is/结构体/beginy<=anandb;end;一、实验内容在MAX+PULS2环境下，用VHDL语言按照输入—>编译—>仿真。（1）实现异或门逻辑F=a⊕b.异或门功能表：abF000011101110

3、在MAX+plus环境下，用VHDL语言描述下列逻辑电路，并编译，仿真。F=a⊕b.异或程序：4libraryieee;useieee.std_logic_1164.all;entityxor2isport(a,b:instd_logic;y:outstd_logic);end;architecturerel5ofxor2isbeginy<=axorb;end;4仿真图：4(2)F=abc+d程序实现如下：4libraryieee;useieee.std_logic_1164.all;entitynotaisport(a,b,c,d:instd_l

4、ogic;y:outstd_logic);end;architecturerel5ofnotaisbeginy<=((nota)andbandc)or(notd);end;4仿真结果：一、实验结果见上述内容。4一、实验心得在本次实验中我学会了使用MAX+PLUS2软件的文本编程的方式设计电路。在本次实验的文本编译环节中出现不少问题：1.没有将文件名保存为实体名，导致程序编译不正确。2.写程序时没有自习按照语法规则编写，使得文件编译报错，自己对照书上的案例程序，原来定义是中间变量时忘了加冒号，使得整个程序编译出错。3.对语法不熟，写程序时对逻辑符的名

5、称不熟悉，设计结果出错。经过本次实验，加深了我对VHDL的文本编译设计的理解，今后我应该多练习MAX+PLUS2软件以减少错误。4