实验一 用理图输入法设计门电路.doc

《实验一 用理图输入法设计门电路.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验一用原理图输入法设计门电路系别：计算机系班级：姓名：日期：10月9日一、实验目的◆通过一个简单的反向器的现实，初步了解CPLD开发的全过程。◆学会利用软件仿真和硬件实现对数字电路的逻辑功能进行验证和分析。◆能够通过CPLD开发实现具有反向器功能的数字电路。二、实验软件主要功能的介绍GraphicEditor:原理图编译器。Compiler:编译窗口。TextEditor:文本编译器。WaveformEditor:波形编译器。供仿真阶段用，或用于编译波形图输入文件。MessageProcessor:信息窗口。给出

2、处理过程中的一些系统信息。Hierarchydisplay:显示当前项目层次图。FloorplanEditor:引角平面编译器。可以观察编译后器件内的资源，如逻辑单元、IO单元，LAB行或列以及引角。Simulator:仿真窗口。TimingAnalyzer:定时分析窗口。ymbolEditor:图形符号编译器。Programmer:器件编译（下载）窗口。三、实验内容1、用图形编译器实现反向器CPLD开发（1）、启动MAX+plusII软件。单击”开始程序max+plusII9.23Baselinemax+

3、plusII9.23Baseline”级联菜单，则启动max+plusII软件，完全启动后的窗口画面如下：（2）、创建一个新工程注意：两个反斜线前面的字符串为新工程的各级子目录，最后一个字符串为新工程的名称。（3）、原理图编译器单击菜单“FileNew…”则打开一个对话框，按照对话框所示文件类型选择“.gdf”,单击“OK”按钮，则回打开原理图编译器。（4）、编译原理图双击原理图编译器上的空白区域，将打开一个对话框。在模型库选择对话框内双击“c:maxplus2max2libprim”库,然后在模型文件选择

4、框内滑动滑块找到”not”文件，单击选中，再单击”OK”按钮，则放置了一个“非”门在原理图编译器内。用同样的方法调入与门，或门，异或门等。按同样的方法，在”c:maxplus2max2libprim”库中选中一个输入端（input）和一个输出端（output）放在原理图编译器内，也可以选择其他元件。然后进行连线。最后双击输入

5、输出端的”PIN-NAME”,分别命名为“X

6、Y”，则形成了原理图编译器图面。（5）、保存、编译原理图。（6）、启动波形图编译器。（7）、设置、编译波形图。设置仿真波形图的单位长度图和设

7、置仿真波形的结束时间分别如下：（8）保存、仿真原理图仿真的原理图如下：通过原理图求出逻辑函数的表达式Y=/X。（9）指定、设置CPLD芯片。在本次实验中，分配输入端X在5号脚，输出端在40号角。管角分配后的原理图如图所示：四、实验中的注意事项管角分配是要注意CPLD实验板上的开关L发光二极管等输入/输出变量同CPLD芯片管角的对应关系，注意一一对应。五、实验小结在本次实验中，在刚开始使用的时候不能很好的应用这个软件，总是出现一些小错误，但就是这些小错误使得实验不能正常运行，后来慢慢熟悉了环境才根据书上的步骤可以很容

8、易的选择元气件然后进行电路模拟，而且可以得出精确的波形图。实验二用文本输入法设计门电路系别：计算机系班级：计科0405姓名：李茵茵（12）日期：10月9日一、实验目的（1）、通过几种常见的门电路的实现，进一步熟悉CPLD的开发全过程。（2）、认识几种常见的门电路，并掌握他们的逻辑功能。（3）、能够通过CPLD的开发实现与有，门电路的数字电路。二、实验内容（1）用文本输入法设计门电路a.与门逻辑表达式：F1=a&b方法一：Libraryieee;Useieee.std_logic_1164.all’Entitynan

9、d2isPort(a,b:instd_logic;Y:outstd_logic);End;Architecturerel_1ofnand2isBeginY<=aandb;End;方法二：Libraryieee;Useieee.std_logic_1164.all’Entitynand2isPort(a,b:instd_logic;Y:outstd_logic);End;Architecturerel_2ofnand2isSignalac:std_logic_vector(1downto0);BeginCo<=a&b

10、;Process(a,b)CasecoisWhen”00”=>y<=’0’;When”01”=>y<=’0’;When”10”=>y<=’0’;When”11”=>y<=’1’;Endcase;Endprocess;End;b或门逻辑表达式：F2=a+b方法一：Libraryieee;Useieee.std_logic_1164.all’Entitynand