硬件实验设计课程--8位全加器的设计与实现

硬件实验设计课程--8位全加器的设计与实现

ID:9937654

大小:303.50 KB

页数:9页

时间:2018-05-16

硬件实验设计课程--8位全加器的设计与实现_第1页
硬件实验设计课程--8位全加器的设计与实现_第2页
硬件实验设计课程--8位全加器的设计与实现_第3页
硬件实验设计课程--8位全加器的设计与实现_第4页
硬件实验设计课程--8位全加器的设计与实现_第5页
资源描述:

《硬件实验设计课程--8位全加器的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、硬件技术课程设计课题名称8位全加器的设计与实现组名组员何志明邹同斌班级1101专业计算机科学与技术指导教师范波计算机学院2013年12月课题四、8位全加器的设计与实现一、设计任务及要求:1.设计和实现8位全加器,并完成编译、综合、适配、仿真和在GW48-CP++实验平台上,实验测试,即选择电路模式NO.1;键2、键1输入8位加数;键4、键3输入8位被加数;数码管6和数码管5显示加和;D8显示进位COUT。2.请画出时序仿真图3.进行必要的数据测试2010年6月11日二、成绩:姓名姓名姓名设计报告调试答辩合计指导教师签名:2013

2、年月日8位全加器的设计与实现一、设计目的熟悉利用QuartusII的原理图输入方法设计简单组合电路,掌握层次化设计的方法,并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。二、设计内容1.完成半加器和全加器的设计,包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试,并将此全加器电路设置成一个硬件符号入库。2.建立一个更高层次的原理图设计,利用以上获得的1位全加器构成8位全加器,并完成编译、综合、适配、仿真和硬件测试。三、实验原理图半位全加器实验原理图一位全加器实验原理图:封装后的一位

3、全加器:8位全加器实验原理图:引脚锁定信息:端口名结构图上信号名(锁定的端口)cinPIO173coutPIO137ain[0]PIO233ain[1]PIO234ain[2]PIO235ain[3]PIO236ain[4]PIO237ain[5]PIO238ain[6]PIO239ain[7]PIO240bin[0]PIO1bin[1]PIO2bin[2]PIO3bin[3]PIO4bin[4]PIO6bin[5]PIO7bin[6]PIO8bin[7]PIO12sum[0]PIO13sum[1]PIO14sum[2]PIO1

4、5sum[3]PIO16sum[4]PIO17sum[5]PIO18sum[6]PIO19sum[7]PIO20引脚锁定:下载:四、时序仿真步骤如下:1、建立波形文件。为此设计建立一个波形测试文件。选择File项及其New,再选择右侧New窗中的vectorWaveformfile项,打开波形编辑窗。2、输入信号节点。在波形编辑窗的左方双击鼠标,在出现的窗口中选择Nodefinder,在弹出的窗口中首先点击List键,这时左窗口将列出该项设计所以号节点。利用中间的“=>”键将需要观察的信号选到右栏中。3设定仿真时间宽度。选择ed

5、it项及其Endtime选项,在Endtime选择窗中选择适当的仿真时间域,本次实验由于是八位的全加器,为避免延迟太大不利于显示,可将EndTime设置为50ms,以便有足够长的观察时间和便于分析的波形仿真波形图。4、波形文件存盘。选择File项及其Saveas选项,按OK键即可。存盘窗中波形文件名是默认的(这里是adder.scf所以直接存盘即可。5、运行仿真器。点击processing中的Startsimulation选项,如图是仿真运算完成后的时序波形。注意,刚进入如图所示的窗口时,应该将最下方的滑标拖向最左侧,以便可观察

6、到初始波形。仿真波形图:五、实现步骤1.为本项设计建立文件夹任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹,此文件夹将被EDA软件默认为工作库(Work Library)。本项设计我的文件夹取名为adder,在D盘中。2、输入设计项目和存盘(1)打开Quartus II,选File®New,在弹的New对话框中选择Device Design Files 页的原理图文件编辑输入项Block diagramSchematic File,按OK后将打开原理图输入窗中。(2)、

7、点击选项File®“Save As”选出刚才为自己的工程建立的目录D: adder将已设计好的图文件命名为:h_adder.bdf,并保存在此文件夹内。编译通过之后,将该半加器封装入库待设计全加器的时候调用。如果编译未通过,则检查电路设计,找出并能解决问题。(3)重复步骤1、2,设计如下图所示的全加器原理图;(4)、点击选项File-“SaveAs”,选出刚才为自己的工程建立的目录D:adder,将已设计好文件命名为:f_adder.bdf,并保存在此文件夹内。等待编译通过之后,将该全加器封装入库待设计8位全加器的时候调用。

8、(5)根据所学知识,将8个一位全加器组合成一个8位全加器,即将前一个一位全加器的sum输出作为后一个一位全加器的cin输入,以此类推进行级联。结果将两个8位加数的各位拆开分别作为(a0,a1,a2,a3,a4,a5,a5,a6,a7,a8)、(b0,b1,b2,

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。