8位全加器的设计与实现

《8位全加器的设计与实现》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验二8位全加器的设计与实现[实验目的]1掌握QuartusII环境下原理图输入、编译综合、仿真、引脚锁定、下载及硬件测试测试方法;2掌握QuartusII对FPGA的设计方法。3学习8位全加器原理图的设计，掌握QuartusII原理图层次化设计方法。[实验仪器]PentiumPC机、EDA实验箱各一台QuartusII6.0软件[实验内容]采用QuartusII原理图输入方式及层次化设计方法设计8位全加器并进行器件编程、检测。1.完成全加器的设计(包括原理图输入、编译综合、适配、仿真并将它们设置成硬件符号入库)。2.建立顶层原理图文件。采用

2、已产生的全加器元件设计一个8位串行全加器电路，并完成编译综合、适配、仿真和硬件测试。一、一位全加器每个全加器有三位输入，分别是加数A,B和一个进位位CI。将这三个数相加，得出全加和数D和进位数CO。这个过程称为”全加”，全加器的真值表参见表1。全加器的真值表1ABCICOD0000000101010010111010001101101101011111由表2得:可用两个四选一芯片完成。原理图如下：可得：Cout的连接方式如下：D0=0;D1=CI=D2;D3=1S的连接方式如下：D0=CI;D1==D2;D3=CI选用两片4选1，可绘制全加器

3、如图1所示。图1一位全加器1．为全加器项目工程设计建立文件夹Windows环境下在D：盘建立8位加法器设计项目的文件夹，取名为adder8,路径为d：adder8。2．输入原理图文件（1）打开QuartusII，选择菜单File→New。在New窗口中的DeviceDesignFiles中选择硬件设计文件类型为BlockDiagram/SxhematicFile，单击OK按钮后进入QuartusII图形编辑窗口。（2）选择输入元件项Inset→Symbol，分别调入mux41、not元件及输入、输出端口，参照图上图合理布局、布线，最后输入各

4、引脚名:A、B、ci和s、cout。(3)原理图文件存盘，注意应选择刚才建立的文件夹d:adder8，将已设计好的原理图文件取名为has.bdf,点击OK存盘。存盘后QuartusII弹出“Doyouwanttocreateanewprojectwiththisfile?”窗口，窗口选择“是”，将进入建立新工程项目操作。（具体操作见第3点）3、建立新工程项目如在前一步操作中选择“否”的话，可按下面的操作建立新工程项目。建立工程项目包括工程名、目标器件、综合器、仿真器等的设置。点击File→NewProjectWizard命令,完成指定工作目

5、录、指定工程名称等的设置,点击Next按钮,在弹出的AddFile对话框的FileName栏内选择加入has.bdf文件,下面栏内同时默认该文件。再按Next按钮,弹出目标芯片选择窗口,在该窗口内选择Cyclone系列EP1C3TC144C8目标芯片(见图24).图2.4目标芯片设置4编译原理图文件并将该设计设置成可调用的元件1、选择主窗口Processing菜单→StartCompilation项编译综合全加器设计文件。2、选择菜单File→Create/Update→CreateSymbolFilesforCurrentFile项，即可将

6、当前文件设置成一个元件符号(名为has)，以待在高层设计中调用。二、8位全加器设计选择菜单File→New，在New窗口中的DeviceDesignFiles中选择硬件设计文件类型为BlockDiagram/SxhematicFile，单击OK按钮后进入QuartusII图形编辑窗口。在原理图编辑窗口双击鼠标右键在弹出菜单栏内选Inset→Symbol，于是将弹出输入元件的对话框，调出全加器元件。该8位全加器由8个1位全加器采用串行方式实现，即将低位加法器的进位输出co与相临的高位加法器的最低进位输入信号ci相接。完成8位全加器顶层原理图文件

7、的设计、编辑、编译综合、适配、仿真和硬件测试工作。模式1，按键1、2是加数；按键3、4是被加数，D1灯是高位进位。实验结果1.仿真图片2．引脚锁定的信息3、编程下载文件