实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第5章 VHDL规范化标准及常见Warning分析.ppt

《实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第5章 VHDL规范化标准及常见Warning分析.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第5章VHDL规范化标准及常见Warning分析编码设计5.1可综合代码描述规则5.2设计优化5.3常见Warning分析及消除5.4硬件描述语言是用来描述数字系统行为和结构的语言。使用硬件描述语言作为FPGA设计输入方式适合大规模数字电路设计，可以用综合工具提高设计效率，适合采用自顶向下的设计方式，便于设计的移植和复用。硬件描述语言发展至今已出现许多具体规则需要设计人员遵循，只有遵循各种规范及可靠性设计，才能适应各种应用需求。本章从编码设计、可综合代码描述规则、设计优化等三个方面提出FPGA硬件

2、描述语言编程指南供设计者参考。可靠性设计要求主要有以下4条，结合在可综合代码描述规则中提出：（1）采用同步设计；（2）保证复位的有效性；（3）保证时钟信号的稳定和去除时钟偏移的影响；（4）对异步接口信号进行处理。采用硬件描述语言设计FPGA，必须了解EDA工具（综合工具、仿真工具、实现工具）的使用要求和FPGA的内部结构，才能写出高效规范的代码。本章不仅涉及HDL代码的编写，还涉及与之密切相关的部分FPGA硬件实现细节和EDA工具的要求。5.1编码设计（1）顶层设计文件只例化底层模块和I/O；模块

3、例化时使用信号名和位置映射方式；每个文件内只包含一个模块（entity/module），文件名与模块名一致；在专门的文件内打包所有的参数定义。不同模块中的同一信号，使用同一信号加不同后缀连接，如*_i、*_o、*_c分别表示某模块输入端口、某模块输出端口和模块之间的连接信号命名，连接信号关系复杂时可将相关模块输出定义为一个自定义类型作为连接信号的类型，连接信号命名为*（模块名）_c。（2）文件顶端加入注释，包括版权、项目名、模块名、文件名、作者、功能和特点、版本号、日期、详细的更改记录等。（3）端

4、口声明时，同一类信号或相关信号放在一起。（4）对代码进行详细注释，被注释过的代码和附带的文档将提供可信的设计基础。（5）代码要有层次结构，推荐采用制表符键（Tab）增加缩进量。（6）组合逻辑部分和时序逻辑部分应分开描述。（7）命名由字母、_、数字组成，第一个符号位为字母，不能超过20字符。（8）除常量、用户定义类型用大写字母外，其他命名如信号、变量、端口等一般用小写字母。（9）命名要有物理意义，如ram_addr、clock，低电平有效信号以n_开头。（10）命名不能和VHDL、Verilog、F

5、PGA内部资源等关键字同名。（11）仅使用IEEE标准类型std_logic及std_logic_vector（VHDL）。（12）使用常量代替数字，设计内部使能等信号的有效电平也可定义成常量。（13）仅使用由高到低的总线方向。（14）不在端口使用buffer类型使信号既可在内部使用又可为端口输出信号（VHDL）。（15）禁止使用配置（VHDL）。（16）考虑IP复用时，功能和接口应分开实现，使用固定的片上总线标准。5.2可综合代码描述规则采用硬件描述语言设计FPGA时，设计输入是行为级或RTL级

6、代码描述，从设计输入到最终的门级实现之间的转换、优化、映射等工作是由综合工具完成的，所以设计输入必须被综合工具识别，即可综合。可综合代码可以被转换成由FPGA内的基本库、连线资源等构成的硬件网表，所以必须要对硬件设计本身有很好的了解，而不是简单的软件编程；可综合代码可以被综合工具正确转换，所以必须了解HDL语言描述与硬件实现的关系。同步设计的结构如图5-1所示，同步设计主要涉及以下几个方面：（1）复位的使用；（2）时钟的使用；（3）接口异步信号处理；（4）寄存器和锁存器的选用；（5）有限状态机设计

7、；（6）输入输出信号的寄存器同步。图5-1同步设计5.2.1复位5.2.1.1上电复位时间要求复位的目的是使FPGA内部寄存器和IO进入一个预先设计的状态。复位分上电复位和一般复位。FPGA器件初始加电时需要经过一个上电过程，上电复位才能够起作用，因为FPGA器件上电时间受上电速度影响较大，所以上电复位时间必须有设计余量。表5-1所示为部分FPGA器件的上电时间，图5-2给出了上电复位时序图。器件慢上电快上电上电时间（慢速/快速）Actel0.2V/ms0.5V/s25ms/0.01msXili

8、nx（以Virtex器件为例）0.1V/ms2.5V/ms50ms/2ms表5-1部分FPGA器件上电时间（参考值）图5-2上电复位时序图5.2.1.2FPGA上电及配置时的IO特性在FPGA的上电过程中，器件IO的表现也需要引起设计者的注意。Actel的FPGA在上电过程中大部分器件的IO表现为三态，但是部分器件IO表现为输出高或低。Xilinx的FPGA由于器件本身的特性，内部的GSR信号在配置结束时自动把所有的寄存器和锁存器按设计要求复位或是置位（Xilinx推荐保留外部输入