资源描述：
《EDA技术实用教程-VHDL版第3章VHDL设计初步.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、第3章VHDL设计初步3.1组合逻辑电路的VHDL描述3.1.12选1多路选择器的VHDL描述图3-1mux21a实体3.1组合逻辑电路的VHDL描述3.1.12选1多路选择器的VHDL描述图3-2mux21a结构体3.1组合逻辑电路的VHDL描述【例】二选一选择器描述方法1ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;--说明语句BEGIN
2、d<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;实体结构体3.1.12选1多路选择器的VHDL描述3.1组合逻辑电路的VHDL描述此电路的VHDL描述由两大部分组成：(1)以关键词ENTITY引导，ENDENTITYmux2la结尾的语句部分，称为实体。实体描述了电路器件的外部情况及各信号端口的基本性质。(2)以关键词ARCHITECTURE引导，ENDARCHITECTUREone结尾的语句部分，称为结构体。结构体负责描述电路器件的内部逻辑功能
3、或电路结构。3.1组合逻辑电路的VHDL描述3.1.2相关语句结构和语法说明ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;红色为描述实体的关键词，不分大小写。1.实体表达2.实体名e_name，由设计者自定的标识符。由字母、数字、下划线构成。不能以数字起头，不能用中文，不能与关键词或EDA工具库的元件名相同。如：72lk,OR2均为非法实体名。3.端口语句和端口信号名PO
4、RT（）；描述电路的端口及其端口信号。如PORT(a,b:INBIT;s:INBIT;y:OUTBIT);3.1组合逻辑电路的VHDL描述端口信号名端口模式端口信号的数据类型3.1.2相关语句结构和语法说明3.1组合逻辑电路的VHDL描述3.1.2相关语句结构和语法说明4.端口模式IN:输入端口，定义的通道为单向只读模式OUT:输出端口，定义的通道为单向输出模式INOUT:定义的通道确定为输入输出双向端口BUFFER:缓冲端口，其功能与INOUT类似3.1组合逻辑电路的VHDL描述3.1.2相关语
5、句结构和语法说明5.数据类型INTEGER类型（整数类型）BOOLEAN类型（布尔类型）取值范围为true,falseSTD_LOGIC类型（标准逻辑位类型）取值范围有：'U','X','0','1','Z','W','L','H','-'BIT类型（位类型）取值范围是逻辑位’1’,’0’3.1组合逻辑电路的VHDL描述3.1.2相关语句结构和语法说明6.结构体表达ARCHITECTUREarch_nameOFe_nameIS[说明语句]BEGIN(功能描述语句)ENDARCHITECTUREar
6、ch_name；红色为描述结构体的关键词，不分大小写。说明语句并非必须，而功能描述语句必须存在。结构体名实体名7.逻辑操作符AND、OR、NOT、NAND（与非）、NOR（或非）、XOR（异或）、XNOR（同或）逻辑操作符的操作数是BIT、BOOLEAN、STD_LOGIC。3.1组合逻辑电路的VHDL描述3.1.2相关语句结构和语法说明3.1组合逻辑电路的VHDL描述3.1.2相关语句结构和语法说明8.赋值符号和数据比较符号①赋值符“<=”如表达式y<=a表示输入端口a的数据向输出端口y传输。注
7、：赋值符“<=”两边的信号的数据类型必须一致。数据比较符号“=”其输出结果的数据类型是BOOLEAN类型。如表达式IFs='0‘THEN..②3.1组合逻辑电路的VHDL描述【例】二选一选择器描述方法2ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;实体结构体3.1组合逻辑电路的VHDL
8、描述3.1.2相关语句结构和语法说明9.WHEN_ELSE条件信号赋值语句（属于并行语句）赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式；z<=aWHENp1='1'ELSEbWHENp2='1'ELSEc;3.1组合逻辑电路的VHDL描述【例3-3】二选一选择器描述方法3ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGIN
