eda技术实用教程vhdl设计初步

eda技术实用教程vhdl设计初步

ID:27261559

大小:424.50 KB

页数:59页

时间:2018-12-01

eda技术实用教程vhdl设计初步_第1页
eda技术实用教程vhdl设计初步_第2页
eda技术实用教程vhdl设计初步_第3页
eda技术实用教程vhdl设计初步_第4页
eda技术实用教程vhdl设计初步_第5页
资源描述:

《eda技术实用教程vhdl设计初步》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、EDA技术实用教程第4章VHDL设计初步4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述图4-1mux21a实体4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述图4-2mux21a结构体4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述【例4-1】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs

2、='0'ELSEb;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述【例4-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.12选1多路选择器的VH

3、DL描述【例4-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;4.1多路选择器的VHDL描述4.1.12选1多路选择器的VHDL描述图4-3mux21a功能时序波形4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说

4、明【例4-4】ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;1.实体表达2.实体名3.端口语句和端口信号名4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明4.端口模式IN输入端口,定义的通道为单向只读模式OUT输出端口,定义的通道为单向输出模式INOUT定义的通道确定为输入输出双向端口BUFFER缓冲端口,其功能与INOUT类似4.1多路选择器的VHDL描述4.1.2相关

5、语句结构和语法说明5.数据类型6.结构体表达【例4-5】ARCHITECTUREarch_nameOFe_nameIS[说明语句]BEGIN(功能描述语句)ENDARCHITECTUREarch_name;4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明7.赋值符号和数据比较符号赋值符“<=”表式中的等号“=”没有赋值的含义,只是一种数据比较符号。IFaTHEN...--注意,a的数据类型必须是booleanIF(s1='0')AND(s2='1')OR(c

6、VHDL描述4.1.2相关语句结构和语法说明8.逻辑操作符AND、OR、NOT、NAND、NOR、XOR、XNOR9.条件语句IF_THEN_ELSEIF语句必须以语句“ENDIF;”结束4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明10.WHEN_ELSE条件信号赋值语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式;z<=aWHENp1='1'ELSEbWHENp2='1'ELSEc;4.1多路选择器的VHDL描述4.1.2相关语句结构和语法说明11.进

7、程语句和顺序语句在一个结构体中可以包含任意个进程语句结构,所有的进程语句都是并行语句,而由任一进程PROCESS引导的语句(包含在其中的语句)结构属于顺序语句。12.文件取名和存盘文件名一般和实体名相同,后缀扩展名为.vhd,大小写不区分。4.2寄存器描述及其VHDL语言现象4.2.1D触发器的VHDL描述KX康芯科技【例4-6】LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTS

8、TD_LOGIC);END;ARCHITECTUREbhvOFDFF1ISSIGNALQ1:STD_LOGIC;--类似于在芯片内部定义一个数据的暂存节点BEGINPROCESS(CLK,Q1)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;ENDPROCESS;Q<=Q1;--将内部的暂存数据向端口输出(双横线--是注释符号)ENDbhv;图4-4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。