实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt

实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt

ID:50040811

大小:4.36 MB

页数:128页

时间:2020-03-08

实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt_第1页
实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt_第2页
实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt_第3页
实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt_第4页
实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt_第5页
资源描述:

《实用EDA技术与VHDL教程 教学课件 作者 赵岩 林白 王志强 第2章 EDA常用设计软件介绍.ppt》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、第2章EDA常用设计软件介绍XilinxISE软件概述2.1ActelLiberoIDE软件概述2.2AlteraQuartusII开发流程2.3EDA技术的核心是利用计算机专用设计软件完成电子设计全程自动化。EDA技术整个流程中的不同设计环节需要有对应的软件包或专用EDA工具独立处理包括对电路模型的功能模拟和VHDL行为描述的逻辑综合以及器件的配置、下载等。从设计流程来看,EDA的设计大致可分成5个模块:设计输入编辑工具、仿真工具、综合工具、布局布线工具和下载工具。这个分类主要是按设计流程的不同环节来划分,目前大多数EDA工具都是

2、将这些模块集成起来的开发软件。本章主要介绍使用比较广泛的以开发FPGA和CPLD应用系统为主的三种EDA集成开发软件:ISE、QuatusII、Libero。2.1XilinxISE软件概述本节介绍可编程逻辑器件的EDA开发工具,EDA技术是以计算机为工具,根据硬件描述语言HDL(HardwareDescriptionlanguage)完成的设计文件,自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标芯片的适配编译和编程下载等工作。主要介绍Xilinx的开发集成环境ISE10.1。ISE是Integrated

3、SoftwareEnvironment的缩写,它可以满足用户的大部分需求,从第一次开始设计的CPLD到将复杂的ASIC设计导入到FPGA,ISE的整个集成环境都可以满足需要。从开发流程上看ISE可以使用以下几种源文件来开始工作:HDL(VHDL,VerilogHDL,ABEL)、Schematicdesignfiles、EDIF、NGC/NGO、StateMachines、IPCores。典型的EDA工具中必须包含两个特殊的软件包,即综合器和适配器。基于ISE工具的FPGA/CPLD开发流程如下:1.设计输入2.编译3.综合4.行为

4、级仿真和功能性仿真5.适配6.功能仿真和时序仿真7.下载8.硬件仿真与测试2.1.1设计输入基于ISE工具的FPGA/CPLD开发流程,创建一个新的项目,ISE集成环境如图2-1所示。用VERTEXIIPRO器件作为设计的目标器件,使用用ISE的语言模板生成一个DCM的VHDL模块,创建一个用波形输入的测试向量文件并对DCM进行行为级的仿真。图2-1ISE的集成环境图2-2NewProject对话框图2-3选择元件和设计流程图2-4添加源文件图2-5添加已经存在的文件图2-6选择源文件的类型添加一个时钟模块来取代设计文件中的多个时钟

5、源。图2-7建立新的源文件图2-8SelectCoreType图2-9时钟DCM设置图2-10时钟BUFFER的选择图2-11使用例化模板2.1.2综合与布局布线对修改后的文件,就可以进行综合和布局布线了,单击顶层文件然后双击ImplementDesign,工具就会自动完成综合和布局布线。启动PACE工具可以在SourceinProject窗口,如图2-12所示。选择顶层文件,然后单击ProcessesforSource窗口中的AssignPackagePinsPost-Translate,这时系统会自动创建一个UCF文件并命名为c

6、h_fifo.ucf文件并启动PACE。图2-12启动PACE工具图2-13DeviceArchitecture窗口和PackagePins窗口图2-14DesignBrowser图2-15将DCM拖到X3Y1图2-16将BRAM模块拖曳到X7Y12图2-17时序分析器窗口图2-18详细的路径分析图2-19打开现有工程图2-20调用时序约束编辑器图2-21约束编辑器图2-22时钟周期设置2.1.3功能仿真本节将创建一个Testbench波形用于验证DCM模块所应有的功能。这个Testbench波形将与ModelSim仿真器连接,用来

7、验证该DCM是否达到设计要求的功能和时延需求。首先,在ProjectNavigator中创建一个Testbench波形源文件,该文件将在HDLBencher中进行修改。图2-23TESTBENCH初始化时序图2-24在HDLBencher中的Testbench波形2.1.4用ModelSim进行行为级仿真根据HDLBencher中产生的预期结果,现在可以用ModelSim进行行为级仿真。在本节中,将运行行为仿真(亦即功能仿真)和布局布线后的仿真(时序仿真)。这一节主要是从ISE中导出到ModelSim中,并作简单的仿真。在下一章我们

8、将对ModelSim作详细的介绍。1.行为仿真进行行为仿真以验证计数器模块的功能。在SourcesinProject窗口中选择dcm.tbw文件;在ProcessesforCurrentSource窗口中,单击“+”符号展开Model

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。