基于fpga的图像采集与远程传输new

《基于fpga的图像采集与远程传输new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

西安工业大学硕士学位论文基于FPGA的图像采集与远程传输姓名：阮照军申请学位级别：硕士专业：光学工程指导教师：黄钉劲20090418 基于FPGA的图像采集与远程传输学科：光学工程研究生签字：7i／匣}指导教师签字：董q锄摘要油气田井口监控存在现场环境恶劣、维护困难，现有设备功耗大、无法实现远程监控等问题，本课题设计了基于FPGA为核心的图像采集、处理与远程传输系统。本文主要研究内容包括以下部分：图像采集部分实现视频信号的A／D转换。选用PHILIPS公司的SAA7115视频解码芯片，在FPGA上设计虚拟12C总线配置其内部寄存器，将PAL制式、500×582像素的图像信号解码为ITU-656格式的数字视频信号。外部存储部分完成数字图像信号的存储。选用IS61LV51216ALSRAM存储器和HY57V641620HGSDRAM存储器，其存储容量分别为512KX16bit和4MX16bit，满足了图像的存储要求。压缩编码部分利用JPEG标准压缩算法实现数字图像信息的压缩。采用离散余弦变换和哈夫曼编码方法，在保证图像监控需要的条件下，压缩比达20．18，满足了远程传输的需要。无线传输部分采用短波／超短波方式进行图像数据的无线远程传输。选用230MHz数传电台ND250A，其最高传输速率可达19．2Kbps，误码率≤10～。VGA显示部分可实现本地视频监控。选用视频编码芯片ADV7123，完成数字图像信息到RGB信号的D／A转换，在本地CRT显示器上显示监控图像。实验表明，本系统经过远程传输后显示频率可以达到3．5帧／分钟，传输距离可达上百公里，满足现场监控要求。关键词：图像采集；远程传输；现场可编程逻辑门阵列；联合图像专家组 VideoAcquisitionandLongDistanceTransmissionBasedonFPGADiscipline：OpticalEngineeringStudentSignature：SupervisorSignature：‰州蝴Hu1D叼丁锄AbstractInordertosolvesomeseriousproblemsinmonitoringofoil-gasfield，suchasadverseenvironment，maintenancedifficulties，highpowercomsumption，hardforremotemonitoringetc，imagesacquisition，processingandlongdistancetransmissionsystembasedonFPGAhasbeendesigned．Thecontentofthispaperareasfollows：Theimageacquisitionpartofthesystemisforaccomplishingthefunctionofanalogtodigitalconversion．Avirtual12CbusinterfaceusingtheSAA715decodechipofPHILIPSisdesignedtodeploytheinternalregistertodecodethe500x582pixelsimagesignalfromPALtodigitalvideosignalof8bitITU-656．Externalregisterisforstorageofdigitalimagesignal．TheIS61LV51216ALSRAMwithcapacityof512Kx16bitandHY57V641620HGSDRAMwith4Mx16bitarechosetomeettheneedsoftheimagestorage．CompressionCodingpartusesJPEGstandarddigitalimagecompressionalgorithmtorealizethecompressionofdigitalimagesignal．Underimagemonitorconditions，theDCTmethodandHuffmanencodingareusedtogetcompressionratioof20．18whichCansmisfiedwithremotetransmission．Inthewirelesstransmissionpart，thewayofshortwaveandultrashortwaveareusedfortansmission．ThedateradioND250Awith230MHzCanget19．2Kbpsandtheerrorrateislessthan10～．TheVGAdisplaycallrealizelocalvideomonitoring．TheADV7123encodechipischosetoaccomplishthefunctionofD／AconversionfromdigitalimagesignaltoRGBsignalandmonitoringimageareshowedonlocalVGAdisplay．Theexperimentalresultsshowthatthesystemwith3．5frameseveryminuteofdisplay丘equencyandhundredskmoftransmissioncangettheneedsofmonitoringdemand． Keywords：imageacquisition；remotetransmission；FPGA；JPEG 学位论文知识产权声明本人完全了解西安工业大学有关保护知识产权的规定，即：研究生在校攻读学位期间学位论文工作的知识产权属于西安工业大学。本人保证毕业离校后，使用学位论文工作成果或用学位论文工作成果发表论文时署名单位仍然为西安工业大学。大学有权保留送交的学位论文的复印件，允许学位论文被查阅和借阅；学校可以公稚学位论文的全部或部分内容，可以采用影印、缩印或其他复制手段保存学位论文。(保密的学位论文在解密后应遵守此规定)学位论文作者签名：7乞芝孓指导教师签名：_套叼铷日期：q毒母周22，日 学位论文独创性声明秉承学校严谨的学风与优良的科学道德，本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，学位论文中不包含其他人已经发表或撰写过的成果，不包含本人已申请学位或他人已申请学位或其他用途使用过的成果。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了致谢。学位论文与资料若有不实之处，本人承担一切相关责任。学位论文作者签名：7之呸车指导教师签名：—尹叼勃同期：叫手彳目2卫目 l绪论视觉是人类最重要的感觉器官，视频图像信息是人们从客观世界获得信息的主要来源，可以直接或间接作用于人眼进而产生视知觉的实体。同时，由于客观条件的限制，尤其是在一些危险性较大，人不可直接观察或者不易观察的特殊场合，利用视频监控系统成为了一种有效的观测手段。所以图像监控技术一直是人们关注的应用技术热点之一，它以其直观、方便、信息丰富而被广泛应用于邮电、电力、通讯、银行等系统及设施。1．1课题背景及意义在Intemet飞速发展和广泛普及的今天，我们的社会已经进入到了一个全新的信息时代。在信息社会中，信息的获取技术，传输技术和处理技术是三个最为关键的因素¨1。其中，信息的原始获取要求包括：一是全面性，即包括所需要的全部信息；二是精确性，即所获取的每一种信息的质量要求很高，以减少后期处理的难度。同时，信息传输从两方面加强力度：一是多媒体化；二是实时化。在此基础上，高保真准动态图像的采集、压缩和远程传输技术成为许多先进国家计算机领域的重要研究课题¨’。图像采集处理系统是指用设备来捕获客观世界的图像和特征，也就是用设备来实现对客观世界的识别。对于许多监控现场，由于需要监控的区域广、监控的对象种类繁多，因而需要花费大量的人力、物力和财力进行设备的维护。而且还存在着某些容易发生突发性事件的领域，如容易发生火灾和洪灾的场所，由于这些事件发生的概率相对较小，且具有随机性和不确定性，如果在现场实施人员值守是不现实的。同时，在许多条件恶劣、人们不易到达或不能时刻停留的地方偶尔采集一些现场数据，这时如果进行大量的布线工作则是不经济、不合理的∞】。例如在工业现场，油气田的采油采气厂由很多口油气井组成，能否及时掌握整个采油采气厂的各个油气井状况，并对它们进行科学的分析、监控，就直接关系到油气田生产的效率和油气田管理的水平。长期以来，我国各地区油气井的参数采集、监控等均是靠人工巡视。由于地域分散，且大部分油气井都处在沙漠或丘陵腹地，复杂多变的地形以及恶劣的自然条件，给日常巡井和检查工作造成很多不利的因素。此外，频繁的井口现场往返巡查，不但浪费了大量的入力物力，而且对井口生产状况无法及时掌握，安全隐患极大，该问题已经严重威胁到油气井的J下常生产秩序H，。与此同时，随着计算机通信技术和网络技术的发展，以及用户需求的不断提高，用户不仅仅需要的是现场井口的数据等文字信息，而更需要高质量的实时图像信息，以便更好的及时准确的掌握井口等现场情况。图像监控以其直观、方便、信息内容丰富而被广泛应用于许多重要场合，成为安全监控的主要手段。由于远程图像监控系统实现了对 两安T业人学硕十学位论文远程目标的监视、遥控等功能，从而为无人值守场合提供了新手段啼1。本课题是基于FPGA的图像采集与远程传输系统的研究及实现，该系统是建立在原有油气田井口数据实时检测及传输系统∞1基础上，通过对井口状况的实时检测与监控，通过短波、超短波通信方式，将检测到的井口数据与拍摄的现场图像传送到几十～几百公里外采气厂的控制室。当出现盗窃，违规操作，井喷等危险或紧急情况时，能够进行报警处理，使监控室内工作人员采取果断措施，如关井等，从而防止恶性事件的发生。基于FPGA的图像采集与远程传输系统的研究及实现，能够使生产管理的各部门及时掌握当前油气井的工作状态，极大的降低生产成本，并将生产中的事故问题降到最低限度，从源头根本上消除各种安全隐患问题，以保证我国能源生产的安全，维护社会的稳定，促进经济的发展。1．2国内外发展现状中国监控市场经历了模拟监控、数字监控及网络监控三个主要阶段。随着近年来“平安城市”、“平安校园’’、奥运安防项目以及各地、各行业安防项目需求等，在全国范围的开展和深入，机场、地铁以及景区等用户对于视频监控覆盖范围、监控点数以及网络传输VO等要求的不断提升，网络监控正成为中国视频监控市场重要的拉动因素。网络监控设备厂商的视频监控整体解决方案，正得到越来越多用户的了解和认可H1。图像采集处理系统在当今工业，军事，医学各个领域都有着及其广泛的应用，如使用远程监控、安防、远程抄表、可视电话、工业控制、图像模式识别、医疗器械等各个领域，而且随着图像采集处理技术的发展，在上述各个领域内的各种应用中，图像采集处理系统中所起到的作用显得越来越重要，而且越来越多的行业和设备开始使用到图像采集处理系统，大趋势就是数字化、网络化、集成化和智能化隅1。1．2．1图像采集技术视频图像采集是视频信号处理系统的前端部分，正在向高速、高分辨率、高集成化、高可靠性方向发展。作为整个系统的原始信号源，主要功能是完成目标景物到图像信息的转换，其物理变换是一个光电变换过程。目前主要的方法凹1：1)本地模拟信号采集本地图像监控系统主要由摄像头、监视器、录像机等组成，利用视频线将来自摄像头的图像连接到监视器上，利用视频主机，采用键盘进行切换和控制，其具有很多局限性：首先，有线模拟视频信号的传输对距离十分敏感：其次，有线模拟视频监视无法联网，只能以点对点的方式监视现场，并且使得布线工程量极大。2)基于PC插卡的图像采集系统基于PC机的远程图像监控系统由PC机插视频卡构成，在监控现场，有若干个摄像机，各种检测探头与数据设备，通过各自的传输线路，连接到监控终端机上，该终端2 1绪论可以是一台PC机。基于PC的视频监控系统终端功能较强，但不方便现场操作，信号的采集、压缩、通讯较复杂，可靠性不高，PC机也需专人管理，特别是在环境或空间不适宜的地点，这种方式不理想。3)基于嵌入式技术的网络数字监控系统随着芯片、网络技术的进步，现在出现了基于嵌入式技术的网络监控系统。嵌入式系统也由于软硬件可裁剪、本身体积小，实时性高，稳定性好，支持网络等优点，成为工控领域的新热点。基于嵌入式技术的监控系统有效地将嵌入式技术和图像技术结合在一起，把摄像头输出的信号进行图像压缩编码处理、无线通信、自动控制等，可以很好地解决基于PC的监控系统中存在的问题。在图像传感器领域，CCD与CMOS传感器是当前被普遍采用的两种图像传感器。CCD是1969年由美国的贝尔研究室所开发出来的，为了满足军民两用领域的需要，CCD的研制和开发一直没有停止过。尽管几年来有关CCD方面的论文报道量越来越少，但是其使用量却不断的增加。从目前CCD技术发展趋势来看，CCD将向高分辨率、高速度、微型化、超小型化、新型器件结构、多光谱微光、紫外、X射线、红外等方向发展。进入2000年以来CCD又进入了快速发展时期，在不断提高图像成像质量的同时，CCD的单位面积也越来越小。SONY、富士等先后开发出了SUPERHADCCD、SuperCCDSR，这种新的感光器件是在CCD面积减小的情况下，依靠CCD组件内部放大器的放大倍率提升成像质量。在研制和开发的过程中，CCD又不断遇上竞争对手，除以往的光电倍增管、接触式图像传感器外，又遇上了CMOS图像传感器这一强大的竞争对手。在近这几年的数码相机和微型摄像机发展中，CCD和CMOS图像传感器发挥了各自的优势，进入了相互竞争的场面。从CMOS与CCD目前的应用和技术发展以及未来的发展趋势来看，CMOS图像传感器有希望在不久的将来成为主流。CMOS固体摄像器件与90％的其它半导体都采用相同标准的芯片制造技术，而CCD则需要一种及其特殊的制造工艺，故CCD的制造成本高得多。由此看来具有高分辨率、较高解像率、制作成本低得多的CMOS摄像器件将会得到发展。随着CMOS图像传感器技术的进一步研究和发展，过去仅在CCD上采用的技术正在被应用到CMOS图像传感器上，CCD在这些方面的优势也逐渐黯淡，而CMOS图像传感器自身的优势正在不断地发挥，其光照灵敏度和信噪比可达到甚至超过CCD。基于此，我们可以预测，CMOS图像传感器将会在很多领域取代CCD图像传感器，并开拓出新的更广阔的应用领域n们。l。2．2图像处理系统图像是记录在介质上的客观景物的映像，如照片、电影、电视等。图像处理技术基本可以分成两大类：模拟图像处理(AnalogImageProcessing)和数字图像处理(DigtalImageProcessing)。目前，计算机只能处理离散的数据，图像数据若需要用计算机进行3 两安]_业人学硕十学位论文存储、显示和处理，首先需要对模拟的图像进行数字化，即转变成二进制数即数字图像，它就是离散化后的图像数据⋯1。数字图像处理就是指将图像信号转换成数字信号并利用计算机进行处理的过程。从90年代初开始，随着PCI总线技术的成熟，采用PCI总线的产品逐步取代采用ISA总线接口的产品。由于PCI总线的诸多优点，在没有特殊限制的场合，采用计算机+PCI接口图像采集卡仍将是图像处理系统的主流配置。但随着半导体技术的迅速发展及专用集成芯片(ASIC)、数字信号处理器(DSP)和现场可编程逻辑门阵列(FPGA)芯片集成度、运算速度的大幅度提高，价格大幅度降低，采用大规模集成电路或专用芯片取代计算机的脱机图像处理系统将成为脱机图像系统的主流n刳。依托计算机技术、通信技术和网络条件的发展以及数字信号处理的快速发展，图像处理系统出现呈五大发展趋势：(1)随着硬件的发展，图像处理系统的性能会越来越高，价格会逐步降低；(2)图像处理系统的功能都会集成在一个便于携带使用方便的电子设备上，不需要PC和各种辅助设备；(3)由于网络的普及，图像处理系统将和网络结合，实现远程的图像采集和传输；(4)图像处理系统内部将集成开发软件，使得用户更加容易根据自己的需要开发相应的图像处理算法，系统的效率更高；(5)为了满足不同的要求，开发人员会使用DSP、ASIC和FPGA芯片开发专用的图像处理系统n¨利。本文正是基于FPGA芯片的处理系统，与传统的ASIC等相比，FPGA具有：1)运行速度快：2)管脚多，易于实现大规模系统：3)内部程序并行运行，有处理复杂功能的能力：4)有大量软核，可以方便进行二次开发等优势。1．2．3无线通信技术自19世纪发明并应用以来，无线通信技术经历了100多年的发展。如今，各种无线通信方式层出不穷，并随着人们应用的需求而逐步发展，推动着无线通信技术同趋走向成熟。从早期的无线电报到现今的卫星通信、深空通信、移动通信、蓝牙技术、红外数据通信技术等，无线通信技术经历了跳跃式的发展。与此同时，随着科学技术的不断发展和生产力的不断提高，传统的电话、电报通信方式已越来越不能满足人们日益丰富多彩的现代社会生活需求。人们对通信方式和通信内容的要求越来越高，无线通信的方式也从原始的点对点单一通信方式发展到先进的无线网络方式；无线通信的内容从电报、模拟语音信号发展到现在的数字语音、数字图像、数字视频等实时数据通信n5l。随着数字微波、数字光纤、卫星通信等新型宽带信道的出现，以及微电子技术、多媒体技术、数字信号处理技术和数字图像压缩编码技术的飞速发展，图像通信己不再是人们的幻想，而成为现实生活的重要通信方式之一。4 1绪论1．3论文主要研究内容本课题以油气田井口现场监控为背景，以研制一种低功耗、高集成的基于FPGA的图像采集、处理与远程传输为目标，从而使该监控系统满足市场需求。本论文的主要研究内容包括以下几个方面：(1)调研监控系统的研究现状及应用前景，确定本系统的研究重点；(2)研究视频信号的制式及标准，分析油气田井口图像的特征，确定以FPGA为核心的实现方案，结合系统的技术要求提出系统的整体设计方案，确定外围器件的选型；(3)系统硬件设计，根据系统所要实现的功能选择FPGA作为核心控制单元，根据器件选型原则选择实现各功能的器件，同时考虑到扩展性的需要，采用模块化设计思想，进行系统硬件电路的设计。采用多层板布线，按照器件布局规则合理的进行器件布局，根据电路布线的设计规则，以及高频部分布线的设计规则进行布线，并最终完成整个硬件系统的PCB设计；(4)系统软件设计，本课题在QUARTUSII软件编译平台上采用VerilogHDL语言，以图像数据的压缩算法为核心，在FPGA上实现编解码模块的12C控制，数据存储以及本地VGA显示等；(5)远程无线传输，本文分析了目前较为流行的几种数据传输方案，明确短波／超短波技术在远程无线传输中的优势，并对其实现方案做进一步的阐述；(6)系统整体调试，为了验证硬件系统的可靠性，软件系统的J下确性以及整体方案的可行性，通过相应的实验加以验证。5 两安：’I：业大学硕十学位论文2系统整体方案设计本章将研究模拟视频信号的制式以及数字视频标准，将图像采集与远程传输系统的总体方案设计以及主要器件的选型做一阐述。2．1模拟视频制式及数字视频标识视频是由许多幅按时间序列构成的连续图像组成，每一幅图像称为一帧，帧图像是视频图像的基础。由于每一帧图像的内容可能不同，因此，整个图像序列看起来就是活动图像，视频可以分为模拟视频和数字视频两种u6|。2．1．1模拟视频制式模拟视频信号由视频模拟数据和视频同步数据构成，用于接收端正确地显示图像，信号的细节取决于应用的视频标准或者制式。目前模拟视频主要有三种制式，即NTSC(美国全国电视标准委员会，NationalTelevisionStandardsCommittee)、PAL(逐行倒相，PhaseAlternateLine)以及SECAM(顺序传送与存储彩色电视系统，SequentielCouleurAvecMemoire)制式。这三种制式皆属兼容制，其共同点是都采用能与黑白电视兼容的亮度和两个色差信号作为传输信号；不同点是两个色差信号对副载波采用不同的调制方式。三种模拟视频制式n朝的主要参数如表2．1所示。表2．1三种模拟视频制式的主要参数PAL制式和NTSC的分辨率有所不同，PAL制式使用的是720x576，而NTSC制式使用的是760x480，在分辨率上PAL稍稍占有优势，我国大陆采用的是PAL．D制式。2．1．2通用数字视频标准在不同的应用和产品之间交换数字视频，就需要数字视频格式标准。为了便于国际节目交换以及PAL制系统与NTSC制系统之间兼容，这就导致了通用数字视频标准的6 2系统整体方案设计出现。下面将简述国际无线电通信咨询委员会(CCIR)所制定的数字分量视频标准CCIR一601和CCIR．656。(1)CCIR-601CCIR．601n71羽(1日称ITU．RBT601)定义的对应于525行和625行电视系统的数字视频标准，建立在带有一个亮度(Y)和两个色差(Cr和Cb)信号的分量视频基础上，输出的是并行数据，Y、U、V信号同时传输，16位数据宽度，需通过行、场同步两根信号线单独输出来传递行场同步信息。在525行和625行系统中，采样频率均选择水平扫描频率的整数倍。因而，对亮度分量有：Z．妇=858fh'525=864fh’625=13．5MHz(2．1)对色度分量有：Z咖=Z,lure／2=6．75MHz(2．2)因此，YCb，C，三者的比例关系为4：2：2，采样后每一个信道使用8比特数字化。图2．1是三者的样点结构图，表2．2是CCIR．601的4：2：2标准。U×U×姐×n×^_n×U×U×UX酸iX!妓XQX戳Xc{×jQ×Q×九×^—‘×⋯毙艘lo恕C卜⋯也麓似息图2．1CCIR．601标准样点结构图表2．2CCIR．601的4：2：2标准7 两安一l：业人学硕士学位论文(2)CCIR-656CCIR．656n}2们是在CCIR．601的基础上发展的一种新数字视频标准。共9芯，无需同步信号，输出的是串行数据，行场同步信号嵌入在数据流中，传输速率是601的2倍，8位数据传输，先传Y，后传UV。该协议使用27MHz的时钟对视频信号进行采样，其中亮度(Y)信号采样频率为13．5MHz，色差(U和V)采样频率为6．75MHz，量化比特为8或10bit。协议使用定时基准信号表示活动视频数据的开始和结束，且定时信息(例如行同步、场同步、奇偶场等信息)都包含在定时基准信号之中。CCIR．656协议中定义了活动视频开始(SAV)和活动视频结束(EAV)两种定时基准信号。SAV和EAV的前三个字都是0xFF，0x00，0x00，第四个字0xXY定义如表2．3所示。表2．3定时基准信号的第四字各比特分配情况F=O表爿÷奇数场，F=l表爿÷柱马数场；V=0表／Ji有效视频，V=I表示场消隐；H=O表示有效视频从此处开始，H=I表示从此处结束；Po、P1、P2、P3用于对F、V、H进行容错纠正。当采样量化比特数为8bit时，在PAL制625／50(每秒25帧，每帧625行，每帧分两场隔行扫描)标准下，每帧定时基准信号的位置如表2．4所示。表2．4PAL制标准数字定时基准信号的位置在PAL制625／50下，奇场消隐时间为624行到23行，共25行：偶场消隐时间为3ll行到336行，共26行。如果每行抽样864个像素，其中从第0个到第719个为有效像素，共计720个，从720个到863个为消隐期像素。每个像素都抽取一个Y分量，每两个像素则抽取一个cr和一个Cb分量。表2．5是帧内一行以及像素抽样数据排列格式的示意图。表2．5CCIR．656协议一行像素抽样数据排列格式8 2系统整体方案设计2．1．3数字视频图像压缩标准数字化信息的数据量非常庞大，这样庞大的数据量无疑给存储器的存储容量、通信线路的信道传输率以及计算机的计算速度都增加了极大的压力；同时这也是制约多媒体技术发展的一个瓶颈问题。解决这一问题，单纯通过扩大存储器容量、增加通信线路的传输率是不现实的，因此需要对视频数据进行压缩编码。近年来，国际标准化组织ISO、国际电工委员会IEC、国际电信联盟ITU．T等相继制定了一系列数字视频图像编码的国际标准(如表2．6所示)，有力地促进了视频信息的广泛传播和相关产业的巨大发展。表2．6视频图像编码的国际标准及其应用JPEG是JointPhotographicExpertsGroup(联合图像专家组)的缩写，JPEG标准n∞Ⅲ’是“连续色调静止图像数字压缩编码"国际标准的简称。JPEG标准适用于彩色和单色、多灰度连续色调的静态图像的数字图像压缩和编码，其定义了两种基本的算法：一种是基于DCT的有失真的压缩算法，包括基本系统(顺序模式)和扩展系统(递增模式、分层编码)；另一种是基于空间预测(DPCM)的无失真压缩算法。根据本系统的使用场合及监控要求，本文选择基于DCT的有失真压缩算法乜2删。JPEG是面向静态图像编码的国际标准。在相同图像质量下，JPEG文件拥有比其他图像文件格式更高的压缩比。JPEG目前被广泛应用于多媒体和网络程序中，是现今万维网中使用最广泛的两种图像文件格式之一。2．2图像采集与传输系统概述2．2．1采集方式CCD与CMOS传感器作为当前被普遍采用的两种图像传感器，其优缺点如表2．7所示。9 两安：r业大学硕士学位论文相对于CMOS技术，CCD传感器有以下优点Ⅲ1：1)高解析度(HighResolution)：像点的大小为岬级，可感测及识别精细物体，提高影像品质。从早期1寸、1／2寸、2／3寸、1／4寸到最近推出的1／9寸，像素数目从初期的10多万增加到现在的400～500万像素。2)低噪音(LowNoise)高敏感度：CCD具有很低的读出噪音和暗电流噪音，因此提高了信噪L匕(SNR)，同时又具有高敏感度，很低光度的入射光也能侦测到，其讯号不会被掩盖，使CCD的应用较不受天候拘束。3)动态范围广(HighDynamicRange)：同时侦测及分辨强光和弱光，提高系统环境的使用范围，不因亮度差异大而造成信号反差现象。4)良好的线性特性曲线(Linearity)：入射光源强度和输出讯号大小成良好的正比关系，物体资讯不致损失，降低信号补偿处理成本；高光子转换效率(HighQuantumEfficiency)。5)大面积感光(LargeFieldofView)：利用半导体技术已可制造大面积的CCD晶片；光谱响应广(BroadSpectralResponse)：能检测很宽波长范围的光，增加系统使用弹性，扩大系统应用领域。6)低影像失真(LowImageDistortion)：使用CCD感测器，其影像处理不会有失真的情形，使原物体资讯真实地反应出来。7)体积小、重量轻：CCD具备体积小且重量轻的特性，因此，可容易地装置在人造卫星及各式导航系统上。8)低耗电力，不受强电磁场影响：电荷传输效率佳，可大批量生产，品质稳定。本系统选用深圳市可视乐科技有限公司的OVED系列OC．1350D彩色摄像机，输出制式有PAL与NTSC两种，本系统选择具有500x582个像素的PAL制式输出。2．2．2处理方式图像是一种重要的信息资源，数字图像具有信息量大、相关性大和识别困难等特点，图像处理大体上包括图像编码、图像的增强与复原、图像分析和图像重建4个方面的内容⋯】。10 2系统整体方案设计数据压缩技术是减少描述图像的数据量即比特数，以便节省传输、处理的时间和存储器的容量。压缩可以在不失真的前提下进行，即仅删除其中的相关信息，实现无损压缩，或在允许失真的限度内进行有损压缩，换取更大的压缩比。根据现场实际应用环境以及便携式的需求，本系统采用现场可编程逻辑门阵列(FPGA)芯片为核心控制芯片，通过视频编码芯片ADV7123进行图像数据的D／A转换实现本地监控，应用JPEG算法实现视频数据的压缩。2．2．3传输方式信号传输方式的分类方法比较多，若按照其传输的介质分，可以分为有线传输和无线传输。有线通信方式是指通过架设光缆、铺设光缆、租用电话或公众电话网(PSTN)进行远程终端与控制中心间的数据传输方式。有线通信的开通必须架设电缆，挖掘电缆沟或架设架空明线。这种通信方式成本投入大且电缆数量固定，通信容量有限。有线通信方式是最可靠的通信方式，但在野外铺设极其困难。由于有线传输耗资比较大，而且传输线经常受到不定性因素的破坏，所以现在很多的传输过程设计都在使用无线传输，它可以穿透墙壁，也可以绕开障碍物大大节约了成本。无线传输主要是对电磁波的振幅、频率或波的相位的调节来传输信息。根据电磁波的波长不同可以将其划分成不同的频谱，电磁波谱如图2．2所示。F(Hz)looi02i04106108101。10121014101610la!020|02210ul无线电I微波红外小Vx射线I伽玛射线／j／、、、，／可见光、＼、，，，＼＼，／＼、．／7＼、、／’、D幸，，，710，10610710客1091010101‘10lz10”|014io-．、．1(‘‘、、．双受线卫星光纤同轴电缆地Ⅱi微波、，●，r低1啵无A2订F“：电无}：电．．卜'·‘◆●◆TV、，r波段LFMFHFvHFuHFsHFEHF图2．2电磁波谱图 两安T业人学硕十学侮论文无线传输主要集中在无线电、微波、红外、毫米波等波段，近些年来光波传输也得到了飞速的发展与应用。但是它们各有各的优缺点，在不同的领域发挥着重要作用¨0。。1)无线电无线电波很容易产生，可以传播很远的距离，且很容易穿过建筑物，因此被广泛用于通信，不管是室内还是室外。无线电波同时还是全方向传播的，也就是说它能从源向任意方向传播，因此发射和接收装置不必在物理上很准确的对准。2)微波微波传输，在100MHz以上，微波沿着直线传播，因此可以集中于一点，通过卫星电视接收器把所有的能量集中于--d,束，便可以获得极高的信噪比，但是发射天线和接收天线必须准确的对准。为了进行远距离微波通信，微波传输通常为中继通信，对传输的信号进行多次中继转发，中继站问距离一般为50km左右。3)红外线、毫米波无导向的红外线和毫米波被广泛用于短距离通信，电视、录像机使用的遥控装置都利用了红外线装置。它们相对有方向性、便宜并且容易制造。但是有一个主要缺点：不能穿透坚实的物体。4)光波光波传输，目前又发展了新的传输方式即用激光进行传输。利用激光的连续信号当然是单向的，因此每个楼都必须有自己的激光及测光装置。这种方法总体说来还是成本极低的，激光的缺点就是不穿透雨或雾。目前，远程数据传输方式有小型大功率无线电台、低压电力线载波、Modem、以太网、GPRS等。其中无线电台电磁波本身无需传输媒介，不依赖任何基站和线路、光缆等基础设施，即使在真空中也能收发自如。且具有操作简便，灵活性高，成本相对低廉，使其成为偏远地区通信的最好选择。部分无线传输方式的性能比较，如表2．8所示：表2．8无线传输方式性能比较根据系统需求，本系统选择超短波和短波相结合的方式实现图像数据的远程传输[25一舫】2．3图像采集与远程传输方案设计及主要器件选型根据应用场合，其视频图像采集处理系统应当具有简便、实时等特性，本系统选用12 2系统整体方案设计Altera公司Cyclone系列的产品。Altera是世界一流的FPGA、CPLD和ASIC半导体生产商，所提供的解决方案与传统DSP、ASSP和ASIC解决方案相比，缩短了产品面市时间，提高了性能和效能，降低了系统成本。考虑到性价比等因素，我们选择EPlCl2Q240C8N作为本系统的核心芯片㈨。嵌入式图像处理系统整体框图如图2．3所示。囤D回∞囤曰圈'gi∞回l控l(、一／)l电苜l曰∞圈／／圈b圈图2．3嵌入式数宇图像处理系统整体框图系统的工作原理为：系统上电后，管理单元FPGA首先通过12C总线对视频解码模块进行初始化设置：CCD摄像机输出的标准模拟视频(PAL制)输入视频解码模块，FPGA将解码后的图像数据通过输入缓冲FIFO存放到外部SRAM中；再用SDRAM完成奇偶场数据的合并，满一帧后图像数据进入FPGA进行压缩处理，然后由串口通信模块由短波／超短波电台将图像数据传输到监控室内，完成远程监控；该系统还可把处理后的数字化的图像数据经输出缓冲送到视频编码模块，编码模块将数字视频转换成标准的模拟视频，通过VGA接口在CRT显视器进行显示，实现本地监控啪3。2．3．1图像主控芯片FPGA选型FPGA芯片的选择不仅关系到系统的处理速度和成本，还牵涉到系统的开发难度和开发进程。对于芯片的选择，主要从处理速度、体积功耗、开发难度、成本、封装形式来考虑。目前，世界上有十几家生产CPLD／FPGA的公司，最大的三家是：Altera，Xilinx，Lattice，其中Altera和Xilinx占有了60％以上的市场份额㈨。Cyclone系列FPGA是Altera大获成功的一代产品，从根本上针对低成本进行设计的，为低成本敏感的大批量应用提供用户定制特性，以低于ASIC的成本实现了高性能和低功耗。Cyclone系列FPGA由使用方便的免费QuartusII网络版设计软件、多种知识产权(IP)和硬件开发套件提供支持，可以迅速实现低成本FPGA方案开发。本系统选用Cyclone系列下的EPlCl2Q240C8N作为主控芯片，该芯片具有高速度、13o曰。曰 两安丁业大学硕十学位论文多功能、低功耗等特点，且开发仿真系统比较成熟、资料比较完备，比较适合具有一定实时性要求的脱离计算机独立运行的图像采集处理系统。2．3．2图像A／D及D／A转换模拟电视存在着许多难以克服的缺陷：如多次传输或复制后会形成噪声积累，信号的线性、非线性失真，亮色互扰等，致使图像质量不断下降；且模拟信号在任意时刻取值，具有无限多个电平，不适合计算机处理。但这些缺陷大多可通过将模拟信号转变为数字信号进行处理、存储、控制和传输来解决。视频A／D和D／A器件是整个系统的输入与输出接口，其信号接口直接影响到后续处理的接口方式和算法的选择。视频A／D和D／A的选择应考虑以下因素：模拟信号应符合PAL或NTSC标准：数字信号应符合CCIR一656视频标准：为了减少电平转换应在3．3V电压下工作：同时由于是小型系统，功耗要小。综上，本系统选用了PHILIPS公司的视频A／D芯片SAA7115啪1和D／A芯片ADVl723Ⅲ】。2．3．3图像存储器件静态随机存储器(StaticRandomAccessMemory,SRAM)是指通过指令可以随机地、个别地对每个存储单元进行访问、访问时间基本固定、且与存储单元地址无关的可以读写的存储器，利用晶体管来存储数据。同步动态随机存储器(SynchronousDynamicRandomAccessMemory,SDRAM)具有存储容量大，价格便宜等优势，逐渐成为外围存储器的首选。若每个像素用一个8位二进制数表示，即256个灰度级，则一帧图像的数据量为500×582×16bit=568．36KB。考虑到压缩需要帧间关系，本系统选用ISSI公司512K×16bit的高速异步CMOS型IS61LV51216作为外部SRAMml：选用HY57V64160HG口劓，容量为4Mxl6bit的外部SDRAM，实现奇偶场数据的合并。2．4本章小结本章首先研究了模拟视频的制式、数字视频标准及压缩方法，其次探讨了本系统的图像采集、处理以及传输方式，最后结合系统设计流程和系统技术要求提出了系统整体设计方案，并对主要器件进行了选型。14 3系统硬件设计与PCB实现基于FPGA的图像采集、处理与远程传输系统总体硬件框图如图3．1所示。图3．1硬件系统框架／1／／本章将根据所给出系统的总体硬件框图，按照模块化设计的思路，对系统电源模块、图像编码解码模块、基于FPGA的图像处理模块、图像数据存储模块、传输显示接口设计模块来分别阐述。3．1系统电源模块设计电源是系统的心脏，电源的好坏对整个系统的安全、正常、可靠运行至关重要。本系统结构较为复杂，并且系统所涉及的芯片比较多，功耗相对较大，因此设计电源模块时要进行综合考虑，要注意如下几个问删16儿3们：1．1供电电压本系统用到的电压有3．3V和1．5V。系统大部分器件如外部存储、视频A／D和视频D／A等均需3．3V供电，FPGA则需1．5V和3．3V供电，因此需要两个电源电压输出。2)上电顺序EPlCl2Q240C8N为双电源系统，其CPU核供电电压为1．5V，周边I／O电压为3．3V，并且对上电次序有特殊的要求：CPU内核要先于I／O上电，后于I／O掉电：CPU内核与I／O供电应尽可能同时，二者时间不能相差太长，一般不能超过1秒，否则会影响器件的寿命或损坏器件。3)系统功耗本系统结构复杂，并且系统所涉及的芯片比较多，功耗相对较大，电源芯片需有足够的散热功能，防止烧毁芯片。15 两安T业人学硕士学位论文4)保护功能由于高速电路不可避免会引入噪声，因此电源芯片需具有欠压、过压及过流保护功能。综合以上考虑，本系统采用Sipex公司的两个固定电压值输出的低压降电源转换芯片AS2830AT-3．3和AS2830AT-1．5来对系统进行供电∞51。AS2830采用3脚的TO．263封装，占用空间小，转换效率高，输出电流可达3A，且可以很好的解决一些高速电路设计的噪声引入问题，具有欠压、过压、反向以及过流保护等功能。电源模块的原理图如图3．2所示。图3．2电源模块原理图如图所示，AS2830AT-3．3和AS2830AT-1．5输入电压均为5V，经内部转换后，P1—2管脚输出3．3V电压，经电容和电感滤波后给外部存储、视频A／D和视频D／A等器件以及FPGA的周边I／O供电，P2．2管脚输出1．5V电压经电容和电感滤波后给FPGA内核供电，同时它们提供了上电指示和反向保护等功能，确保电源模块的可靠性与稳定性。3．2图像编码解码模块设计视频解码模块的作用是把标准模拟视频转换成数字视频，从而使后续的图像处理得以进行：视频编码模块的作用则是把数字视频转换成标准RGB模拟视频，从而实现本地监视器上的显示。3．2．1图像解码模块设计系统解码芯片选用了PHILIPS公司的解码芯片SAm7115。该芯片为PHILIPS半导体公司推出的一种支持多制式格式的视频解码器，它是一种3．3V供电的低功耗芯片，内有自适应NTSC肥札／SECAM制式的梳状滤波器，支持6路可切换模拟视频输入通道，可以兼容6路CVBS信号选择输入，2路YC信号和2路CVBS信号选择输入，1路YC信号和4路CVBS选择输入，输出并行的8位ITU．RBT．656图像码流，即YCbCr(4：2：2)复合视频。该芯片内部主要由模拟输入自适应模块、梳状视频解码电路、视频定标器电16 3系统硬件设计与PCB实现路、VBI数据切分电路、时钟产生电路等几大模块组成。模拟信号经过SAA7115内部A／D转换后，输出符合ITU一656标准格式的数据外，也产生许多状态信号，包括使能复位信号、时钟信号LLC与LLC2等。同时SAA7115内部还集成了音频信号处理、数字信号输入处理以及端口扩展等功能。视频解码模块的原理图如图3．3所示。图3．3视频解码模块原理图SAA7115工作方式的设置要通过其内置的IZC总线实现。其工作流程为：系统上电后，应用FPGA的通用I／O功能模拟设计12C总线跟SAA7115的管脚SCL、SDA进行通信，设置其中的52个寄存器完成A／D的初始化，模拟视频进入A／D后，经过转换在SAA7115的XPD0．XPD7输出符合ITU一656标准的数字视频。3．2．2图像编码模块设计ADV7123是ANALOGDEVICES公司的一种高集成度视频编码芯片，内部主要由数据寄存器、省电模式、D／A转换以及同步时钟等模块组成，具有3个片内10位D／A转换器，能将数字RGB信号转换为VGA接口显示用的模拟RGB信号。视频编码模块原理图如图3．4所示。17 两安1：业大学硕士学位论文图3．4视频编码模块原理图ADV7123无需进行寄存器配置，只需输入消隐信号BLANK，同步信号SYNC和时钟信号就可以正常工作，操作简单，价格实惠。3．3基于FPGA的图像控制处理模块设计数字图像控制处理模块无疑是整个系统的核心，控制逻辑的合理及压缩后图像的信息失真程度是影响系统性能的重要指标。数字图像控制处理模块不但起着进行图像处理的作用，还需要控制视频解码编码芯片、数据存储以及串口通讯等工作。3．3．1FPGA简介EPlC12Q240C8N口6。371采用塑料方块平面封装(PlasticQuadFlatPackage，PQFP)，其内部有12060个逻辑元件，52个M4KRAMblocks(128×36bitS)，容量为239，616bitS存储器，2个锁相环(Phase．10ckedLoops，PLLS)，最大用户I／O引脚达到173个。支持差分的I幻标准，如LVDS和去抖动差分信号(RSDS)，当然也支持单端的I／O标准，如LvTTL、LVCMOS、SSTL和PCI。EPlCl2内部具有66个LVDS通道和66个RSDS通道，数据传输速率可分别达到640Mbps和311Mbps。对于单端UO可以提供比差分I／O更强的电流驱动能力，主要应用在与高性能存储器件的接口中，如双数据速率(DDR)的SDRAM和FCRAM器件等，其传输频率可以达到250MHz。3．3．2程序存储器EPCS4汹1是～款基于Flash工艺的8管脚，3．3V供电的新型低功耗器件，是与Altera公司的Cyclone系列FPGA联合的最佳配置解决方案器件。其可用存储容量达4Mbits，EPCS4可以通过ByteBlasterII下载电缆，Altera编程单元(APU)或其他单元的编程硬件进行程序下载。本系统中，Cyclone系列FPGA与串行配置器件(EPCS4)通过主动串行l8 3系统硬件设计与PCB实现接口模式进行连接，EPCS4利用ByteBlasterII的JTAG进行配置。其芯片管脚连接图如图3．5所示。ASnCS，Ol__2_-3--4ASDATAOVCC3．3GNDU6nCSVccDATAVccVetDCLKGNDASDI图3．5EPCS4管脚连接图8i7--6_-5VCC3．3ASDCLKASASDoCS4系统工作流程：首先将．pof文件通过编程器烧写到配置芯片EPCS4里面，系统上电后，FPGA自动读取EPCS4中的数据完成对FPGA的配置。3．3．312C控制总线12C(Inter．IntegratedCircuit)总线是一种由PHILIPS公司开发的两线式串行总线，用于连接微控制器及其外围设备。12C总线最主要的优点是其简单性和有效性。12C双向二线制串行总线协议∞1定义如图3．6所示。s—八l[j二二E习盼}仃一。启动信号数据的电平稳定数据才有效数据在此期间变换停止信号图3．612C双向二线制串行总线(1)总线非忙状态(A段)：该段内的数据线(SDA)和时钟线(SCL)都保持高电平。(2)启动数据传输(B段)：当时钟线(SCL)为高电平状态时，数据线(SDA)由高电平变为低电平的下降沿被认为是“启动’’信号。只有出现“启动"信号后，其他的命令才有效。(3)停止数据传输(C段)：当时钟线(SCL)为高电平状态时，数据线(SDA)由低电平变为高电平的上升沿被认为是“停止"信号。随着“停止”信号的出现，所有的外部操作都结束。(4)数据有效(D段)：在出现“启动"信号以后，在时钟线(SCL)为高电平状态时，数据线是稳定的，这时数据线的状态就是要传送的数据。数据线(SDA)上数据的改变必须在时钟线为低电平期间完成，每位数据占用一个时钟脉冲。每个数据传输都是由“启动"信号开始，结束于“停止”信号。19 眄安T业人学硕士学位论文(5)应答信号：每个J下在接收数据的器件在接到一个字节的数据后，通常需要发出一个应答信号。而每个正在发送数据的器件在发出一个字节的数据后，通常需要接收一个应答信号。器件读写控制器必须产生一个与这个应答位相联系的额外的时钟脉冲。在器件的读操作中，读写控制器对器件完成的最后一个字节不产生应答位，但是应该给器件一个结束信号。12C总线读写操作过程分别如图3．7和图3．8所示。图3．7写控制宇过程启动f鬻忙答k址卜答旧动f嚣卜答J数据卜答J触3．4图像数据存储模块图3．8读控制字过程在实现一般的图像处理算法时，需存储的数据量很大，实时性要求高，一般FPGA内部的RAM比较小，不能满足几MByte的数据存储量。目前构成缓存的芯片有：双口RAM、FIFO、SRAM、SDRAM和FLASH等。我们采用FIFO+SRAM的方式进行采集图像的存储，FIF0+SDRAM的方式进行奇偶场合并图像数据的缓存。FIFO可以通过FPGA内部逻辑进行设计，外部SRAM芯片我们采用IS61LV51216AL，SDRAM采用HY57V64160HG。3．4．1SRAM存储模块设计IS61LV51216AL是ISSI公司的512K×16bit高速异步CMOS型随机存储器，工作流程：当西为高电平(未选中)时，器件处于待命状态，功耗可以降低到CMOS输入电平；西和面均为低电平使能时实现存储器的扩展，砸的高低电平控制存储器的读写操作，一个数据位包括高位历和低位历使能。其功能框图如图3．9所示：20 3系统硬件设计与PCB实现I，_一_置；：置昌鼍_墨目：=岩；=：==昌_冒墨鲁===：===昌=；皇昌昌昌昌昌======昌昌叠昌_宣昌昌皇===昌昌昌昌昌—皇==置昌皇昌—置墨I互管脚说明如表3．1所示：图3．9IS61LV51216AL功能框图表3．1SRAM管脚定义A0．A18输入地址V00．I／015数据输入、输出西芯片选择使能历输出使能而写使能历高字节控制(I／08一I／015)历低字节控制(扰IO-I／07)NC不连接VDD电源GND地FPGA与SRAM外部存储芯片IS61LV51216AL的管脚连接如图3．10所示： 两安工业大学硕十学位论文F峄3u4RlEAOIE^l2队23EA34EA45SRAM6E样ED074．7KEDl8ED29ED310VCC3．3lGND12ED413ED514ED6153．4．2SDRAM存储模块设计A0A17AlA16A2Al5A3OEA4UBCELBI，ooI／015l，OII／014璐I／02鳓wU45。2．6札锵VOl3GNDVDDI／04I／OlII／05I／010I，06I／09I／07I／08丽吾A18A5A14A6A13A7A12A8AlIA9A1044EAl743EAl642EAl54ISRAMoFU4R3V甲·：39SR人^38EDl537EDl436EDl335EDl234GND33VCC：32EDll3lEDl030ED929ED828EAl827EAl426FAl325EAl224队ll23EAlO图3．10外部SRAM管脚连接图4．7KHY57V641620HG是Hynix公司生产的4BanksxlMxl6Bit容量的SDRAM，非常适合于要求具有大存储密度和宽数据位的场合应用。HY57V641620HG采用3．3V供电，54脚TSOP封装，所有端口兼容LVTTL电压，最高工作频率可达200MHz。管脚说明如表3．2所示：表3．2SDRAM管脚定义管脚管脚名称性能描述系统时钟输入，所有其他管脚的输入输出操作均CLK时钟CKEcSBA0，BAIA0~A1l时钟使能芯片选择块地址地址在CLK的上升沿进行。当不使能时控制内部时钟信号，此时SDRAM处于省电，暂停或自我刷新状态使能芯片当剧S有效时选择块使能；当C么S有效时选择块进行读写操作行地址：RA0一RAll，场地址：CA0,--CA7RAS，CAS，WE行地址、场地址开关，写使能跟真值表有关LDQM．UDQM数据输A．／输出控制控制输出寄存器在读状态，输入数据为写状态DQ0～DQl5VDD，VssVDDQ／VSSQ数据输入／输出混合数据输入／输出管脚电源／地内部电路及输入寄存器电源数据输出电源／地输出寄存器电源NC不接22 3系统硬件设计与PCB实现FPGA与SDRAM外部存储芯片HY57V641620HG的管脚连接如图3．11所示：图3．11外部SDRAM管脚连接图3．5传输显示接口设计在嵌入式图像系统中，图像采集处理后的最终目的就是将图像给用户显示，满足用户调试和监控的需要。目前存在着较多的视频接口类型，如VGA，DVI，HDMI，RS232，USB接口和S端子等H叼。考虑监控系统的需求，本系统选用VGA接口实现现场实验调试显示，通过232串口实现数据的远程传输显示。3．5．1232串口模块串口通信中，只有通信双方采用相同的接口标准，才能进行正常的通信。由于不同设备串行接口的信号线定义、电气规格等特性都不尽相同，因此要使这些设备能够相互连接，需要一个统一的串行通信接口。RS．232(又称EIARS．232C)是目前最常用的一种串行通信接口标准，该标准对串行通信的连接电缆和机械、电气特性、信号功能以及传送过程都进行了明确的规定，适合于数据传输速率在0-20000bit／s范围内的通信。RS一232C标准最初是为远程通信连接数据设备DTE(DataTerminalEquipment)与数据通信设备DCE(DataCommunicationEquipment)进行通信而制定的。但由于其推出时间较早，通用设备厂商都生产与RS．232C制式兼容的通信设备，因此作为一种标准在微机通信接口中也得到了广泛采用¨¨。图3．12所示为RS．232C在通信线路中连接方式。23 两安1：业人学硕十学位论文图3．12RS．232C在通信线路中连接方式在新的修订版本中，RS．232C中规定的最大通信速率可以达到2Mbit／s。其推荐的最大电缆长度为15m，实际应用中可以以降低通信速率为代价适当延长通信距离。不同于传统的TTL等数字电路的逻辑电平，RS一232C的逻辑电平以公共地为对称，其逻辑“0’’电平规定在+3~+25V之间，逻辑‘‘l’’电平规定在．3～25V之间，因此需要使用J下负极性的双电源供电。RS．232C标准的主要电气特性参数如表3．3所示。表3．3RS．232C标准主要电气特性参数项目参数指标带3~7KQ负载时驱动器的输出电平不带负载时驱动器的输出电平驱动器通断时的输出阻抗输出短路电流驱动器转换速率接收器输入阻抗接收器输入电压输入开路时接收器的输出逻辑输入经300Q接地时接收器的输出逻辑+3V输入时接收器的输出逻辑．3V输入时接收器的输出逻辑最人负载电容不能识别的过渡区逻辑0为+3~+25V，逻辑1为．3～-25V．25—斗25V>300Q=4)&(SD_COUNTER<=30))?--CLOCK：O)；wire12C_SDAT=SDO?I‘bz：0；regACK1，ACK2，ACK3；wireACK=ACKlACK2IACK3；always@(negedgeRESETorposedgeCLOCK)beginif(!RESET)SD—COUNTER=6’bl1lI1；elsebeginif(GC净：0)SD_COUNTER=O；elseif(SD_COUNTER<6'bl1l11)SD_COUNTER=SD_COUNTER+I；endalways@(negedgeRESETorposedgeCLOCK)beginif(!RESET)beginSCLK=I；SDO=I；ACKl=0；ACK．2=0；ACK3=0；END=I；end70 elsecase(SDCOUNTER)6'd0：beginACK1=0；ACK2=0；ACK3=0；END=0；SDO=1；SCLK=1；end6'dl：beginSD=12C_DATA；SDO=0；end6’d2：SCLK=0；6’d3：SDO=SD[23]；6。d4：SDO=SD[22]；6’d5：SDO=SD[21]；6’d6：SDO=SD[20]；6’d7：SDO=SD[19]；6’d8：SDO=SD[18】；6'd9：SDO=SD[17]；6’dlO：SDO=SD[16]；6’d11：SDO=Ilbl；6'd12：beginSDO=SD[15]；ACKI=12C_SDAT；end6‘d13：SDO=-SD[14]；6'd14：SDO=SD[13]；6’d15：SDO=SD[12]；6’d16：SDO=SD[I1】；6’d17：SDO=SD[10]；6’dl8：SDO=SD[9]；6'd19：SDO=SD[8]；6’d20：SDO=1tbl；6'd21：beginSDO=SD[7]；ACK2=12C_SDAT；end6’d22：SDO=SD[6]；6’d23：SDO=SD[5]；6’d24：SDO=SD[4]；6’d25：SDO=SD[3]；6’d26：SDO=SD[2]；6’d27：SDO=SD[i]；6‘d28：SDO=SD[0]；6’d29：SDO=I’bl；6'd30：beginSDO=I’b0；SCLK=I’b0；ACK3512C_SDAT；end6’d31：SCLK=I。bl；6'd32：beginSDO=l'bl；END=I；endendcaseendendmodule71 附录B：FIFO缓存模块程序’defineFIFODEPTH512、defineFIFO～HALF256’defineFIFO—BITS1’defineFIFO—WIDTH16modulefifo(FF_reset_n，FF_data_in，FFreadn，FF-write_n，FF_dataout，FFempty)；parameterA=0，B=I；inputFF_reset_n；input[、FIFO_WIDTH一1：O】FF_data_in；inputFF__read_n；inputFF_write_n；output[、FIFOWIDTH-1：0】FF_data_out；outputFF-empty；wireFFreset_n；wire[’FIFO_WIDTH一1：O】FF_datain；wireFF_read_n；wireF’■rite_n；reg[’FIFOWIDTH一1：O】FF—dam_out；wireFF-empty；wirehalf；reg[’FIFO_WIDTH一1：O】fifo_mem[’FIFO_DEPTH：0]；wire[’FIFO_BITS-1：0】counter；reg[’FIFO_BITS一1：O】rd_pointer；reg[’FIFOBITS·I：O】wr_pointer；regsign；assigncounter=(wr__pointer>=rd__pointer)?wr__pointer-rd_pointer：’FIFO_DEPTH+wr__pointer-rd__pointer+l；assignFF_emp旷(counter=--O)?B：A；assignhalf=(counter>=’FIFO_HALF)?B：A；．always@(FF_reset_n)beginif(FF-empty)sign<=A；elseif(half)sign<=B；end72 附录always@(negedgeFF——reset——norposedgeFFread_n)beginif(-FF_reset_n)beginrd_pointer<=A；elsebeginif(sign)beginFF——data_out<=fifo_mem[rd_pointer]；if(rd．．_pointer>=、FIFO_DEPTH)rd__pointer<=A；elserd__pointer<=rd_pointer+l；endelseFFjam_out<---16’bz；endalways@；(negedgeFF_reset_norposedgeFF--write_n)beginif(-FF．_reset__n)beginwr_pointer<=A；elsebeginfifo_mem[wr_pointer]<=FF-data_in；if(wr_pointer>=’FIFQDEPTH)wr_pointer<=A；elsewr_pointer<--wr__pointer+1；’endendendmodule附录C：SRAM存储模块程序’definedel1’definesram_depth52428873 ’definesrambitsl9、definesramwidthl6附录modulesram_ctr(sa_clk，sa_datain，sa_inout，sa_rw,sa．_addr,sa_data_out，sa_ib，sa．_ub，sa．_ce，sa_we，sa．_oe，sa_full，sa__empty)；parameterA=0，B=I；input[’sram_width一1：O】sa_data_in；inputsa_clk；inputsa_rw；inout[’sram_width一1：0】sa_inout；output[’sram_width一1：O】sa_data_out；output[18：0】sa_addr；outputsa_lb，sa_ub，sa_ee，sa．_we，sa_oe，safull，sa_empty；wire[、sram_width-1：O】sa_data_in；wiresa_clk；wiresarw；reg[、sram_width一1：O】sa_inout；regsa_lb；regsa_ub；regsa__ce；regsa_we；regsa__oe；regsafull；regsa_empty；reg[18：0】sa_addr；reg[’sram_width-1：0】sa_data_out；reg[’sram_bits-1：O】sa__counter；reg[’sram_bits-1：O】sa__rd_pointer；reg[’sram_bits一1：0】sawr_pointer；initialbeginsa—counter<--#’deiA；sa__wr_pointer<=#’delA：endalways@(posedgesa__cik)begincase(sa_rw)A：beginif(sa_wr__pointer>=’sram_depth)74 附录sawrpointer<=#’delA；elsesa_wr_pointer<=#’delsawrpointer+l；sa—ce<=#’delA；sawe《群、delA：鼹oe《雄’delB；Siltlb<=群、delA；sa—ub<=#’delA；sa_addr[18：0】<吲’delsa_wr_pointer；sa—inout<=#’delsa_data_in；endB：beginif(sa_rd_pointer>=’stare_depth)sa_rd_pointer<=#’delA：elsesa_rd_pointer<--#’delsardpointer+l；sa-．ce《=拌’delA；sa—we<=#’delB；sa—oe<=#’delA；salb《=异’delA；saub<--#’delA：sa_addr[18：O】<-群’delsard_pointer；sa—data—out<=#’delsa_inout；endendcaseendalways@(posedgesa_clk)case(sa_rw)A：beginif(sa_counter>=、sramdepth)sa—counter<=#’delA；elsesa—counter<=#、delsa_counter+1；sa_full=(sa_counteF、sram_depth)?B：A；endB：beginif(sa_counter>=、sram_depth)sacounter<=#’delA；else75 附录endendcaseendmodulesa—counter<--#、delsa__counter+1；sa_emp驴(sa_counteF’sram_depth)?B：A；附录D：VGA显示模块程序moduleVGA_Ctrl(iRed，iGreen，iBlue，oCurrent-X，oCurren“oAddress，oRequest，oVGA—心oVGA_G,oVGA_B，oVGA_HS，oVGA_VS，oVGA_SYNC，oVGA—BLANK，oVGA_CLOCK，iCLK，iRST--N)；input【9：0]iRed；input【9：0]iGreen；input【9：0]iBlue；output【21：o】oAddress；output【10：0】oCurrenLX；output[10：0】oCurrent_Y；outputoRequest；output[9：0】oVGA_R；output【9：O】oVGA_G；output[9：0】oVGA_B；outputregoVGA_HS：outputregoVGA_VS；outputoVGA——SYNC；outputoVGA_BLANK；outputoVGACLOCK；inputiCLK；inputiRST-N；reg【10：0】H_Cont；reg【10：0】ⅥCont；parameterH—FRONT=16；parameterH—SYNC=96；parameterH-BACK=48；parameterHACT=640；parameterH—BLANK=H—FRONT+H—SYNC+H_BACK；parameterH—TOTAL=H—FRONT+H—SYNC+H_BACK+H—．ACT；parameterV—FRONT=1l；parameterv．SYNC=2；76 附录parameter眨BACK231；parameter眨月CT=480；parameterV—BLANK=v_FRONT+V_sYNC+v-BACK；parameterV—TOTAL=眨月RONT+V_SYNC+眨BACK+眨4CT；assi‘gnoVGA—SYNC=191；assi’gnoVGA—BLANK=--((H_Cont=H～BLANK&&H_Cont2V_BLANK&&V』om=H_BLANK)?H_Cont-H—BLANK：l1'h0；assignoCurrent_Y=(V_Cont>=V_BLANK)?V_Cont-V—BLANK：1l'h0；always@(posedgeiCLKornegedgeiRST_N)beginif(!iRST-N)beginH—Cont<_0；oVGA—HS<=l；endelsebeginif(H_Cont，ml[’bw·l：5】}：{5‘bO，ml【’bw一1：5】}；wi。re【’bw-l：0】mlj=(ml【’bw-l】一1)?{{7{l'bl>}，ml[’bw-1：7】}：{7’bO，ml[’bw一1：7】)；wi‘re【’bw-l：0】m2．2=(m2rbw—l】2=1)?{2’bil,m2[’bw-1：2】)：{2’bO，m2[、bw-l：2】)；wi‘rerbw-1：0】m2_3=(m2[’bw—l】一1)?“3{l'b1))，m2[’bw·l：3】)：{3’bO，m2[’bw—l：3】>；wire【’bw—l：O】m2_5=(m2rbw一1】一1)?{{5{lIbl)}，m2[’bw·l：5】)：{5’bO，mE[’bw一1：5】)；wi’re【’bw·1：O】m2_7=(m2【’bW-l】==1)?“7{l'bi}}，mE[’bw·l：7】)：{7’bO，m2[’bw—l：7】}；wi‘re【、bw-l：0】ael=(dcten&fO_en)?aO：idcten?mI：0；wi’ref’bw-l：0】ae2=(dcten&fl_en)?al：idcten?m2：0；wi’re【’bw—l：O】ae3=(dcten&fO_en)?～a2：idcten?mI5：O；w’ire【、bw一1：0】ae4=(dcten&fl_en)?-a3：idcten?m2_5：0；wi‘re【’bw-I：0】ae5=(dcten&fO_en)?a4：idcten?m12：O；wi‘rerbw-1：O】ae6=(dcten&fl_en)?a5：idcten?m2_2：0；w’irerbW-1：0】ae7=(dcten&fO_en)?～a6：idcten?m1_3：0；wi‘re[’bw-l：O】ae8=(dcten&fl_en)?--一a7：idcten?m2_3：0；w。ire[’bw-1：0】sgnl=dcten?{10’bO，2’b10}：idcten?m17：0；wi’re【’bw-l：0】sgn2=dcten?{10’bO，2’b10}：idcten?m2_7：0；79 附录csa5csa5l(．al(ael)，．a2(ae5)，．a3(ae7)，．a4(ae3)，．a5(sgnl)，．sum(fO))；csa5csa52(．al(ae2)，．a2(ae6)，．a3(ae4)，．a4(ae8)，．aS(sgn2)，．sum(f1))；wire['bw-1：O】m1035=fo[、bw+2：2】．wirerbw-I：0】m2035=fl【'bw+2：2】；wire[1bw-1：0】scc2_in_dcten?(fO_en?fO[’bw一1：O】：fl—en?fl[’bw-1：0】：0)：(idcten&scc2en)?din：0；sec2see2(．nrst(nrst)，．clk(clk)，．sce2en(scc2en)，．scc2en_d(scc2en_d)，．di(scc2_in)，．do(scc2_o))；wi‘re[、bw+1：0】fevenl，feven2；wi‘re【’bw·1：O】csa41一al=dcten?aO：idcten?m1035：O；wi。re[’bw-1：O】csa41一a2=dcten?al：idcten?foddd：0；wi‘rerbw一1：0】csa41一a3=dcten?a2：0；wi‘re【’bw一1：O】csa41—_a4=dcten?a3：0；wif。erbw-1：O】csa42_al=dcten?a4：idcten?m2035：O；wi。re【、bw-1：O】csa42_a2=dcten?a5：idcten?scc2__o：O；wi‘re[’bw一1：0】csa42_a3=dcten?a6：O；wire【’bw-1：O】csa42一a42dcten?a7：0；csa4csa41(．al(csa41_a1)，．a2(csa4l_a2)，．a3(csa41_a3)，．a4(csa41_a4)，．sum(fevenl))；csa4csa42(．al(csa42_a1)，．a2(csa42_a2)，．a3(csa42_a3)，．a4(csa42_a4)，．sum(fever2))；wi‘re【’bw+2：0】fevenl_tmp=fevenl[’bw+1】?{l'bl，fevenl}：{1'bO，fevenl}：wif。e[’bw+2：0】feven2_tmp=feven2[、b、v+1】?{l'bl，feven2}：{1’bO，feven2}；wire[’bw+2：0】feven=fevenl_tmp+feven2__tmp；wi‘re【、bw+I：0】foddI，fodd2；wif‘erbw一1：0】csa43一al=dcten?aO：idcten?m1035：0；wi。re[、bw-1：0】csa43一a2=dcten?a4：idcten?～fodd_d：O；wi’re【、bw—i：0】csa43一a3=dcten?a6：idcten?{11'bO，1’b1)：O；wire[、bw-1：O】csa43—．a4=dcten?a2：idcten?O：O；wire【、bw一1：O】csa44_．al=dcten?al：idcten?m2035：0；wif‘e[’bw-I：0】csa44一a2=dcten?a5：idcten?～scc2_o：O；wi‘re【、bw-1：0】csa44一a3=dcten?a3：idcten?{11'bO，1’bl}：0；w’ire【’bw-1：0】csa44一a4=dcten?a7：idcten?O：0；csa4csa43(．al(csa43a1)，．a2(csa43_a2)，．a3(csa43_a3)，．a4(csa43_a4)，．sum(foddl))；esa4csa44(．al(csa44-a1)，．a2(csa44_a2)，．a3(csa44_a3)，．a4(esa44_a4)，．sum(fodd2))；wirerbw+2：0】foddl_tmp=foddI【’bw+l】?{l'bl，foddI}：{1’bO，foddl)；wire【、bw+2：0】fodd2__tmp=fodd2[’bw+1】?{l'bl，fodd2}：{1'bO，fodd2}；wire【’bw+2：0】fodd=foddl_tmp—fodd2_tmp；always@(posedgeclkornegedgenrst)if&nrst)fodd_d<=O；elseif(dcten)fodd_d<=fodd；elseif(idcten&a5en)fodd_d<=sec2o；wire【’bw+2：0】tmp=dcten?(aOen?feven：alen?fodd—d：O)：0； 附录wire['bw+5：0]csa0353tmp；wire【’b、v+2：O】csa52气tlllp[、b、v+2】一1)?{2’bl1,tmp[’b、v+2：2】}：{2Ib0，tmp['bw+2：2】}；wire【’bw+2：0】csaS__3=(tmpI、bw+2]一1)?{{3{1Ibl))，tmp[、bw+2：3]}：{YbO，tmp[飞w+2：3】}；wire【’bw+2：0】csa5_4=t：tmp[、b、v+2】一1)?“5{l'b1))，tmp[’b、v+2：5】}：{5tb0，tmp[’bw+2：5】}；wire【’bw+2：0】csa5_5=(tnlp[’bw+2】==1)?“7{ltbl))，tmp[、b、v+2：7】)：{7’bO，tmp['bw+2：7】)；csa51csa55(．al(tmp)，．a2(csaS_2)，．a3(csaS_3)，．a4(csaS_4)，．aS(csa5_5)，．sum(csa0353_tmp))；wi‘re【’bw-l：O】csa053=csa0353_tmp[、b、Ⅳ+l：2】；wl。re【’bw-1：0】dctout--(aOenlaIen)?csa053：(a3enla6en)?scc2_o：a5en?--scc4_o+1：see4o；wl。re【’bw-1：O】sl1=idcten?fevenIrbw一1：0】：0；wi。re【’bw一1：0】sl2=idcten?feven2[’bw-l：0】：O；Wi‘re【’bw-1：0】s14=idcten?foddl【、bw-I：0】：0；wi‘re【’bw-1：0】sl3=idcten?fodd2[’bW-1：0】：0；w‘irerbw·1：0】s2tmp=(cn忙3)?(喵e4_o+1)：see4o；Wi‘re【’bw-1：0】stmp=(cntFi)?sll：(cntr一2)?s12：(cntF3)?s14：(cn铲一4)?s13：O；wl‘re【’bw-1：0】idctoutl，idctout2；addadd(．al(stmp)，．a2(s2tmp)，．sum(idctout1))；subsub(．al(stmp)，．a2(s2tmp)，．sum(idctout2))；wire【2rbw一1：O】idetout=-{idctoutl，idctout2}；endmodule 基于FPGA的图像采集与远程传输作者：阮照军学位授予单位：西安工业大学本文链接：http://d.g.wanfangdata.com.cn/Thesis_Y1554900.aspx