基于fpga的玻璃缺陷图像采集处理系统new

《基于fpga的玻璃缺陷图像采集处理系统new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、http://www.paper.edu.cn1基于FPGA的玻璃缺陷图像采集处理系统严华宇，李方敏武汉理工大学信息工程学院，湖北武汉(430070)E-mail：yhyandsony@126.com摘要：在进行图像采集过程中，重点考虑采集系统的实时性，而本课题中选用的多线阵CCD拼接图像的采集方法势必导致在低级算法阶段会有极大的数据流，应用一个高速的嵌入式处理模块则能很好的完成图像处理的低级算法部分。本文分析了玻璃缺陷采集处理系统的工作过程，对系统内存控制作了详细的描述，并在FPGA内实现了图像的低级处理，从而使计算机从低级处理的大量数

2、据中解脱出来。关键词：图像采集，图像处理，FPGA，SDRAM；中图法分类号：TP274文献标识码：A1.引言玻璃缺陷检测是玻璃生产过程中一个相当重要课题，玻璃缺陷（气泡、结石、锡点等）妨碍了其在重大技术领域中的应用，不但影响了产品的外观，同时由于它的不平整度及屈光度的影响，使得人透过玻璃观察实物时受到障碍。目前国内外在本领域的研究成果大致为分别利用线、面阵CCD获取表面图像，由后续软件对图像加以分析的方法来实现对表面质量的检测处理。本课题正是基于这样一种指导思想下，设计了一种基于FPGA的玻璃缺陷在线检测系统方案，利用FPGA实时、高速

3、、可重构的特点，并对玻璃缺陷图像进行的预处理（卷积运算），从而大大降低了后期数据处理的压力，使得图像处理系统运算速度快，具有很好的适应性。2.图像采集处理系统硬件平台在图像信号处理过程中为保证实时性，首先要求实时图像处理系统具有处理大数据的能力；其次对系统的体积大小、功能、稳定性等也有严格的要求。实时图像处理算法中经常要[1]用到对图像的求和、求差运算、二维梯度运算、图像分割等不同层次、不同种类的运算。基于上述因素，考虑到FPGA和DSP的优异性能，我们在玻璃缺陷检测系统中采用了如图1所示的硬件平台。图1图像采集处理系统框图系统内各模块功

4、能简要描述如下:(1)视频采集异步FIFO模块（内嵌于FPGA中）接收1本课题得到教育部博士点基金（200504970006）的资助。-1-http://www.paper.edu.cn从视频A/D芯片SAA7113送来的数字视频流，解决系统数据缓冲和异步时钟的问题，因为：SAA7113送过来的LLC频率为27MHz，而FPGA系统时钟频率为48MHz.(2)视频解码模块用来对得到的数字视频流进行解码，识别出行、场同步信号，并且根据需要选择采集图22像的大小。(3)IC配置接口模块（通过EP2C35进行模拟配置）通过IC总线对SAA711

5、3进行初始化配置，选择产生的数字视频格式等。(4)图像帧存控制模块用来读写系统两片帧存储器并且可以在它们之间进行读写切换操作。(5)图像低级处理模块从帧存中读取一帧图像数据，对其进行底层大量运算的图像预处理，如噪声消除、边缘检测等，最后将处理完的图像数据经通信模块送至后端DSP处理器做进一步操作。此外由于采用基于SDRAM工艺的FPGA芯片，所以还需要配置电路在上电时对FPGA进行配置。系统上电时，FPGA首先从外部配置芯片中读取配置数据，通过AS主动串行方式完成2自身的程序加载，进入工作模式状态。随后IC配置接口模块完成对SAA7113

6、的初始化，初始化结束后，FPGA等待采集图像的命令。FPGA收到采集命令后，启动采集视频数据模块、异步FIFO模块和视频解码模块进行解码，将数据轮换写到两个帧存中，供图像低级处理模块处理、经DSP对图像做了进一步处理后由通信模块送往工控PC。3.系统中内存管理和图像低级处理技术3.1SDRAM控制实现及仿真视频转换芯片输出的视频图像数据通过8位总线VPO传输给FPGA，FPGA需要将数据保存到SDRAM中，SDRAM在读写上有严格的时序要求。SDRAM的命令由RAS_n、CAS_n、WE_n和LOAD_mode构成，分别表示行选择、列选择

7、、读写控制和寄存器配置控[2]制。在本系统中，我们设计了SDRAM（基于FPGA）接口模块，该模块控制SDRAM的命令与时序。模块内设计了初始化机制和系统指令分析机制。初始化机制不仅要完成对SDRAM的初始化配置，还要完成对控制器的初始化配置，从而使控制器与外部SDRAM的工作模式一致。为了实现高效的SDRAM存取，提高SDRAM总线的利用率，SDRAM接口模块CLK采用133MHz的高速时钟，当得到数据存取模块的读FIFO要求后，向SDRAM连续写入16个字.当得到PC接口模块的读SDRAM请求后读出1个字，其他时间保证SDRAM进行刷

8、新工作，以免数据丢失。从我们的硬件设计平台可以看出，系统中的SDRAM分别由PFGA和DSP控制。当DSP和FPGA完成对相应SDRAM的操作后，需要进行总线切换。总线切换后，DSP和FPGA