基于fpga控制的图像采集和存储系统new

《基于fpga控制的图像采集和存储系统new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

Vol.35,No.9火力与指挥控制第35卷第9期Sep,2010FireControl&CommandControl2010年9月文章编号:1002-0640(2010)09-0124-03*基于FPGA控制的图像采集和存储系统杨晓,王红亮(中北大学电子测试技术国家重点实验室仪器科学与动态测试教育部重点实验室,太原030051)摘要:在研究了CMOS图像传感器和flash存储器的工作原理的基础上,阐述了以FPGA为控制核心的图像采集和存储系统结构,设计了在图像采集和存储系统中的FPGA控制模块,用USB通讯模块实现了采集存储系统和计算机之间的数据传输,满足了系统对回放的存储图像不丢帧的要求。经实际检验,较好地满足了实验要求。关键词:FPGA,图像采集和存储,USB通讯模块中图分类号:TP371.4文献标识码:AImageAcquisitionandStorageSystembasedonFPGAYANGXiao,WANGHong-liang(NationalKeyLaboratoryForElectronicMeasurementTechnology,KeyLaboratoryofInstrumentationScience&DynamicMeasurement,NorthUniversityofChina,Taiyuan030051)Abstract:OnthebasisofstudyingtheCMOSImagesensorandflash’sprinciple,Thestructureisdiscribledinthispaple,includingImageacquisitionandstoragesystemwithFPGAcontrol.ThemoduleofFPGAcontrolisdesignedinthesystemofImageacquisitionandstorage.ThemoduleofUSBrealizesthedatacommunacationbetweentheImageacquisitionandstoragesystemandthecomputer,andthisschememeetstheneedthatsystem’sstorageimageisnotlost.Practicalapplicationshowsthisschemeisreasonable.Keywords:FPGA,imageacquisitionandimagestorage,communicationmoduleofUSB的实时采集,存储并回放存储图像的系统。引言1系统结构与组成随着数字多媒体技术的发展,数字图像的采集和存储技术越来越广泛地应用于可视电话,电视会图像采集和存储系统主要包括4个模块:议,监控系统等各种商用和民用及工业生产领域CMOS传感器成像模块,FPGA控制模块,USB通[1]中。所以,一个图像采集和存储的系统有着十分广讯模块和系统软件。系统结构如图1所示。阔的应用前景。HFPCLK时钟同RD图像上位在这个应用背景下,设计了一款以OV公司的HREF步信号XC2S100ECY7C68013数据机系VSYNC图像(USB单片YUV数据(FPGA)数据机)统软OV7660彩色CMOS图像传感器作为视频采集端,件YUV(7∶0)以Xilinx的FPGA芯片为工作核心,可以进行图像图OV7660/WR像R/RD数B收稿日期:2009-05-06修回日期:2009-09-28据Flash存储器*基金项目:国家自然科学基金资助项目(50535030)作者简介:杨晓(1984-),男,河北衡水人,在读研究图1系统结构框图生,主要研究方向:信号采集与信号处理。 杨晓,等:基于FPGA控制的图像采集和存储系统(总第35-1563)·125·CMOS传感器成像模块是整个系统的“眼睛”,通讯模块。在图像数据采集的过程中,能否按照图2可以把目标物体的图像转换成相应格式的图像数据的时序要求准确地配置好图像传感器产生的3个时并输出。钟控制信号和8个数据信号是正确采集CMOS图FPGA控制模块是整个系统的核心,它在信号像传感器有效数据的关键。时钟的配合下,负责把图像传感器产生的图像数据从对图2时序图的分析可以得出,监测垂直场传送给USB通讯模块和flash存储器,以便实现对同步信号VSYNC下降沿到来时,即是新的一帧图图像实时的采集和存储。像数据的开始。当一帧图像开始后,仅当HREF为USB通讯模块是整个系统的通讯的桥梁,它的高且PCLK输出下降沿来临时,表示一个像素数据功能分成两种:的有效输出。
在进行图像显示的时候,将FPGA模块传送通过对上面时序图的分析,在FPGA对图像采过来的图像数据实时地传递给计算机并进行显示。集部分的控制模块中,编写一个CMOS图像传感器在读取flash中的数据时,其数据也要经过的数据接收模块如图3所示。USB通讯模块传递给计算机,由计算机进行读取和显示。USB通讯模块为FPGA和计算机搭建了一个通讯的桥梁,起着关键的连接作用。系统软件的功能是配合FPGA来实现对flash[2]操作的控制和对图像数据进行图像显示。图3FPGA对图像采集部分的控制模块框图CMOS图像成像模块是系统的图像数据源,其图3中的usbfifo,是利用VHDL程序编写的一工作的时序图(如图2所示)是FPGA控制模块的个内部集成的2k字节大小的fifo,它充分地利用了[3]重要参考。而FPGA控制模块工作的核心就是在FPGA芯片的内部空间,用读地址和写地址相减结CMOS图像传感器产生的帧同步(VSYNC),行同果来判断fifo的状态,不但可以得到满、空状态信步(HREF),像素时钟(PCLK)3个时钟信号的配合号,还可以据此得到fifo的半满状态信号。下,把图像传感器工作的时候产生8位数据信号发图像接收模块的工作原理是:在VSYNC,给相关的采集和存储部分。HREF和PCLK3个控制时钟的配合下,把图像数据写入usbfifo,然后由USB通讯模块控制图像数据的读取。该采集控制模块把VSYNC,HREF和PCLK这3个时钟信号逻辑综合为1个控制信号,并在逻辑综合之后的控制信号的配合下,把数据写入usbfifo,然后由USB通讯模块的GPIF通讯口对FPGA内部集成的usbfifo的半满信号进行判断,当半满信号变低时,然后进行数据读取。其逻辑综合的过程是:在第1个帧同步信号来临的之后,使得经过chufa模块的信号一直为低,然后进行与href和pclk两个信号的综合信号进行相或来保证第一帧图2FPGA控制模块控制时序图图像之后所采集的图像仍然是完整的一帧。这样的为了更好地设计图像采集存储系统的工作核心设计大大简化了USB通讯程序的设计。——FPGA控制模块,从图像的实时采集、存储两个1.2图像存储过程的实现角度来设计和实现FPGA对图像采集和存储的控制。FPGA控制模块在图像存储过程中的作用是:1.1图像采集的实现在按照flash的时序控制要求,将CMOS图像传感FPGA控制模块在图像的数据采集过程的作用器图像数据保存到flash中。就是把图像传感器产生的数据实时地传送给USB当计算机发送写入、读取和删除命令时候,该命 ·126·(总第35-1564)火力与指挥控制2010年第9期令信号通过USB单片机发给FPGA控制模块,FPGA控制模块根据收到的控制命令,遵循flash的工作时序来完成计算机对flash的操作命令。向flash写入数据的控制命令的执行过程是:通过在采集模块中的chufa模块加上一个flash的写入控制信号来保证图像保存的完整性(即从flash的首地址开始读一帧大小的数据后,将读取的数据在显示软件中进行显示,可以显示出一帧完整的图像)。这样的设计省略了对相关的同步信号的判断,图4USB单片机GPIF模式程序图但仍可以较完整的把图像数据写入flash存储器2实验结果中,也简化了相关的模块设计的难度。当对flash存储器进行读取数据操作的时候,该图像采集存储系统回读存储的图像如图5所在FPGA模块的配合下,把图像数据从flash读取示。到内部的usbfifo中,使用USB的通讯模块的GPIF通讯口对内部集成usbfifo的半满信号进行判读,读取相关的图像数据到计算机中并且由计算机软件进行图像的显示。当计算机发送删除命令时,FPGA将控制flash进行删除操作。此时,若回读flash芯片中的数据,图5图像结果显示则全是0xFF,表明flash删除成功。在删除完flash之后,才可以向falsh中写入图像的有效数据,以保3结论证数据的准确存储。该系统采用“FPGA+flash+USB2.0”的方案,1.3USB通讯过程的实现将图像的采集和存储合并到一个程序系统中,充分USB通讯模块是进行FPGA控制模块和计算地利用了FPGA的逻辑编辑功能,在实时采集图像机程序之间进行数据传输和控制信号的传递的通讯数据的同时还可以实现对数据存储的控制。利用桥梁,在这个模块中采用的是CY7C68013USB芯USB2.0接口实现了对存储数据的读取,利用计算片,该芯片是以51单片机为内核,加上USB外围接机软件来分析和显示图像数据,图像效果良好。口的芯片,具有使用方便,数据传输速度快等特点,参考文献:是一款性价比很高的单片机。在这个通讯模块的设计中,主要是通过USB单[1]孙伟.基于USB和CPLD的标牌图像采集系统片机的GPIF模式来进行通讯,从FPGA的数据接[D].济南:山东大学硕士论文,2005.口中读取相关的图像数据。由于在FPGA的图像采[2]杨少华,李斌康,冯兵,等.高速高分辨率CMOS图像采集系统设计和实现[J].光电工程,2006,33集和图像存储控制模块中,都是对FPGA的内部集[4](1):133-136.成fifo的半满信号进行判读,以正确地读取数据,[3]余国华,冯启明.基于CMOS图像传感器的视频采所以在GPIF接口的模式(如图4所示)中的程序是集系统设计[J].武汉理工大学学报(交通科学与工一样的。程版),2004,28(1):145-147.在GPIF接口的通讯程序中,其工作过程是:对[4]张涛.箭载图像存储测试系统的设计与研究[D].fifo的半满信号进行判别,当一旦满足半满信号即太原:中北大学硕士论文,2006.是内部集成fifo半满之后,就从fifo中读取数据,当[5]刘青丽.基于USB2.0接口的数据采集系统的设计读取到512个字节的数据之后,程序将会自动的将与实现[D].西南交通大学硕士学位论文,2001.[5]这些数据进行打包并传送到计算机程序中。