基于65nm技术平台的低功耗嵌入式sram设计

基于65nm技术平台的低功耗嵌入式sram设计

ID:33398664

大小:2.76 MB

页数:64页

时间:2019-02-25

基于65nm技术平台的低功耗嵌入式sram设计_第1页
基于65nm技术平台的低功耗嵌入式sram设计_第2页
基于65nm技术平台的低功耗嵌入式sram设计_第3页
基于65nm技术平台的低功耗嵌入式sram设计_第4页
基于65nm技术平台的低功耗嵌入式sram设计_第5页
资源描述:

《基于65nm技术平台的低功耗嵌入式sram设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、100%80%40%20%199920022005200820ll2014图1.1嵌入式存储器在SOC中所点比重的发展趋势【I.2l另外,随着工艺特征尺寸的缩小以及复杂度的提高,IC的实现面临更多的挑战:速度越来越高,面积不断增大,噪声现象更加严重等。其中,功耗问题尤为突出,尤其是进入90hm、65rim后,单位面积上的功耗密度将会急剧上升,如图所示。因此,功耗已成为继传统二维要素(速度、面积)之后的第三维要素。’二+。_⋯_⋯⋯一’差}s一≠,’:£.一’o●■■●一《:&,图1.2功耗密度随工艺特征尺寸的变化曲线首先

2、是手持设备的出现对功耗提出了更高的要求。它们均由电池供电,因此电池使用寿命是评估这类产品很重要的一个指标,实际上,这类产品成功的商业范例正是依赖于该产品的重量、价格以及电池使用寿命。但是,电池的价格与重量成为降低系统价格与重量的瓶颈,只有采用低功耗集成电路设计技术才是解决该问题的有效途径。其次是散热问题。集成电路消耗的能量绝大部分以热量形式散发出来,因此必须采用有效的散热技术来保证芯片正常的工作温度。如果无法有效散热则会导致电路性能下降。再次是可靠性问题。影响集成电路工作的可靠性和信号完整性问题都是与集成电路的峰值/平均

3、功耗有关。例如,当功耗较大时,在互连金属上有电迁移现象,它会导致电子线路的短路或断路。电源线上压降问题同样会影响电路的可靠性,它降低了电路性能,减小了噪声容限,增大了时钟偏移。前述问题严重影响了电路的可靠性,而降低峰值/平均功耗则可以解决这些问题,提高电路的可靠性。最后是环境保护问题。功耗问题会直接或间接地影响环境,这就要求集成电路设计时采用低功耗技术,以有效利用能源。不管是从集成电路本身的性能和可靠性,还是从集成电路应用的角度,降低功耗是集成电路设计者无法回避的问题,而嵌入式SRAM又是系统级芯片的重中之重。1.2嵌入

4、式存储器的特点及分类嵌入式半导体存储器是存储二值信息的大规模集成电路,是现代数字集成系统的重要组成部分。嵌入式半导体存储器分类【3J如下:按制造工艺分,有双极型和MOS型两类。双极型存储器具有工作速度快、功耗大、价格较高的特点。MOS型存储器具有集成度高、功耗小、工艺简单、价格低、环境容差性好以及易于等比例缩小等优点而逐渐成为市场上的主流产品。按功能分为只读存储器(ROM,ReadOnlyMemory)和随机存取存储器(RAM,RandomAccessMemory)两大类。如图1.3所示.只读存储器(简称ROM):信息被

5、事先固化到存储器内,可以长期保留,断电也不丢失。它在正常运行时,只能读出信息,而不能写入。只读存储器有固定ROM和可编程ROM两类。可编程ROM又有一次可编程ROM(简称PROM)、光可擦可编程ROM(简称EPROM)、电可擦可编程ROM(简称EEPROM或E2PROM)、快闪存储器(FlashMemory)等几种类型。PROM通常采用熔丝结构,用户可根据编程的需要,把无用的熔丝烧断来完成编程,一旦完成编程,则无法改变。EPROM中存储信息的晶体管采用一种特殊的工艺结构一浮栅结构(FloatingGate),电荷存储在完

6、全绝缘的浮栅上,当需要重新编程时,可以用紫外光或X射线把原存储信息一次全部擦除,再根据需要写入新的内容,EPROM可以反复使用,但擦除时间长,使用不便。EEPROM则采用浮栅隧道氧化物(Flotox)结构,它利用浮栅隧道效应实现存储单元中信息的存储和删除,相比较EPROM,它的优点是可以在较低的温度下实现逐字地擦除和编写。Flash则结合了EPROM的高密度和EEPROM结构的变通性的优点,其成本和功能介于它们两者之间。随机存取存储器(简称RAM):工作时可以随时从任何一个指定地址读出数据,也可以随时将数据写入任何一个指

7、定的存储单元中去。它的优点是读、写方便,使用灵活。缺点是一旦断电,存储的数据将随之丢失,即存在数据易失性的问题。根据所采用的存储单元工作原理的不同,又将随机存储器分为动态存储器(DRAM)和静态存储器(SRAM)。DRAM由动态存储单元(三管、单管动态存储单元)构成存储矩阵。它是利用栅电容C或集成电容CS来暂存信号的,由于电荷泄漏问题,因此需要周期性地刷新以补偿因漏电引起的电荷损失。DRAM存储单元结构非常简单,它所能达到的集成度远高于SRAM。SRAM的存储单元为R_S触发器,如六管CMOS静态存储单元,因此不需要刷新

8、,并且读写速度很快。本文所讨论的重点就是采用CMOS工艺制造的静态随机存储器。坐厂顺序存取存懈(SAM)-[粼:黧鬻;鋈_

9、睫濂取存赭嚣c~,(黎篓。(。SR洲AM强鬻譬薯勰蜘蔓f广固定l的M(二极营、Mos营)丽L贼存储嚣(ROM)1黧篓确ROM程(R。PRMOM()EP擒管黼管、鳓L电可擦除可编程R。M(EEPR

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。