基于65nm高速SRAM全定制设计.pdf

《基于65nm高速SRAM全定制设计.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、学术探讨∙集成电路设计基于65nm高速SRAM全定制设计贾柱良杜明兰韬裴国旭（深圳市国微电子股份有限公司，广东深圳518057）[摘要]工艺进入65nm后，芯片集成度越来越高，器件的尺寸原来越小，加上走线宽度的减少，互连寄生效应越来越大，对SRAM的性能的影响也愈加显著。本文从全定制的设计流程出发，介绍了怎样实现SRAM不同功能模块之间的版图布局和IP的设计。在保证模块性能的同时，减少互连寄生对SRAM的影响，保证SRAM的高速运行。[关键词]SRAM；全定制；版图；高速中图分类号：TP333文献标识码：A文章编号：1

2、008-6609(2017)07-0044-04SRAM主要是由存储模块、灵敏放大器、多路选择器、译1引言码电路以及控制电路构成。模块的布局，考虑SRAM各个模随着半导体加工技术的进步，CMOS器件尺寸不断减块之间的互连关系尽量在最小的面积内保持所有模块的拼小，从而大大提高了器件的集成度和电路的速度，降低了成接。整个芯片的布局尽量保持正方形，这样能够减小应力对本。但是伴随着器件尺寸的减小，一些新的问题慢慢出现，芯片的影响。其次，要求我们考虑不同模块之间连线带来的这些新的问题给电路设计带来了新的挑战。第一，电路的漏寄生效

3、应的影响，减小互连走线的距离和增加通孔的数量。电流增加，这主要包括两个方面：一是沟道变短，阈值电压降由于存储模块是SRAM的基础部分，所占用的面积也是低，亚阈值漏电流增加；二是门绝缘层变薄，栅氧化层隧穿电最大的。所以，最先考虑存储模块的布局。确立了存储阵列流增大，漏电流的增加使得逻辑电路的静态功耗大幅度增的大致面积和布局后，考虑到电路的互连关系采用如图1所加，并逐渐超过了动态功耗。第二，当器件尺寸缩小后，电路示的排布方式。每一个预充电的宽度对应一个Bitcell，一个设计中必须要考虑阻容迟滞而引起的信号传播延迟，线间干

4、灵敏放大器跟电路保持一致，对应16个预充电模块。这样能扰以及功率耗散等问题。第三，器件尺寸缩小，随机掺杂波够保证存储、预充电、灵敏放大器和控制模块之间的宽度保动愈加严重，导致阈值电压的波动越来越大，在电路设计中持一致，并且互连走线最短。译码器的高度和左侧也保持一必须考虑这种波动，增加设计裕量[1]。致，这样不但能保证芯片的利用面积，而且方便译码的输出工艺尺寸的缩小，互连线的长度、宽度及线间距也越来信号与左侧模块的互连。越小，导致互连线的寄生效应(电容、电阻及电感)越来越严重，它会影响信号的完整性并降低电路的性能。对于大

5、容量的SRAM，它的很多信号线会跨越整个存储体，具有很大的线负载[2]。因此，对于65nmSRAM设计来说，如何绘制底层IP以及进行一个合理的布局，来减少器件之间的互连延迟，保证芯片的高速运行对于芯片的性能来说至关重要。本文，从版图的全定制设计流程出发，介绍了怎样实现底层模块的版图优化、整个芯片的模块布局以及电源地规划，从而保证SRAM的高速运行。2芯片布局图1SRAM内部模块排布——————————作者简介：贾柱良（1979-），男，湖南永州人，硕士研究生，工程师，研究方向为集成电路设计。-44-学术探讨∙集成电路设

6、计图5所示，采用共质心匹配的方式，源漏方向保持一致，差分3IP设计的输入输出走线的环境分别保持一致，而且尽量减少串扰。3.1存储模块在输入对管两边增加接地DUMMY管。由于工艺进入深亚一个好的存储模块需要保证在尽量小的面积内能够存储微米后，版图设计要考虑二级效应的影响，其中WPELOD效的容量尽可能大。我们采用标准的6TCMOS存储单元来设应对MOS管的电学特性和器件的匹配有着重要的影响。计。芯片总容量为128K16，采用了8个容量16K16的模块构WPE效应是由于在离子注入工艺时，原子从掩模板的边沿开成，在版图中SR

7、AM128K16是将8个SRAM16K16垂直排列，始侧向散射，并且嵌入到在阱边沿相邻的硅表面。结果就分成上下两组如图2所示。每组存储容量为64K，总的输出在是，阱表面浓度会随着距离掩模板的边沿的远近而有所不两组64K的中间，也是基于一个信号的平衡考虑。同，因此整个阱的掺杂浓度是不均匀的。这种侧面的不均匀SRAM16K16由4个SRAM4K16构成如图3所示。4个的阱掺杂浓度会造成MOS管阈值电压和其它电学特性的改SRAM4K16面对面摆放，构成一个正方形，逻辑控制模块在中变。LOD效应是由于STI应力对于MOS管的影

8、响，不同的间，而输入输出则是统一在中下部，这是为了后期方便连线。diff长度产生的不同机械应力导致器件性能（阈值电压和饱和电流）受到影响。所以我们将匹配器件的源漏尽量合并，并添加DUMMY来增大SA、SB以及PMOS管到井边界的距离，减小纳米级工艺二级效应的影响。图2SRAM128K16图4灵敏放大器电路架构图3SRAM16K16