嵌入式sram优化设计

嵌入式sram优化设计

ID:32283806

大小:1.92 MB

页数:60页

时间:2019-02-02

嵌入式sram优化设计_第1页
嵌入式sram优化设计_第2页
嵌入式sram优化设计_第3页
嵌入式sram优化设计_第4页
嵌入式sram优化设计_第5页
资源描述:

《嵌入式sram优化设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要本文设计了512×8SRAM(静态随机读写存储器),设计基于UMCO.35工艺,地址取数时间小于6ns。由于所设计的SRAM作为嵌入式口模块应用,因此在速度、面积、功耗三者之间反复权衡,力求达到一个最佳值。设计中采用了诸如存储阵列分块技术,地址探测技术,预充电及平衡技术,分段译码技术,分级敏感放大器等一些新技术。电路包括存储阵列、译码电路、敏感放大器、数据输入输出电路,预充电电路等部分。着重于介绍如何降低存储器的功耗和提高存储器的速度。噪声容限的优化增强了SRAM的抗干扰能力。存储阵列分块技术以及分段译码技术降低了SRAM位线

2、和字线的负载电容,从而提高了SRAM的速度。地址探测技术的采用保证SRAM的异步应用。两级敏感放大器的应用在确保对位线微小电压羞的放大的条件下,提高了抗干扰能力。设计用Hspice、Starsim、以及Star—simXT进行仿真,并对不同仿真条件下的仿真结果进行了描述。针对SRAM作为嵌入式应用时测试难的问题,设计了BIST(内建自测试)和BISR(内建自修复)电路,分析了SRAM常见的故障,并描述了针对这些常见故障所采用的算法,采用了故障覆盖面较大的Marchc+算法设计了BIST电路。对于BISR电路的设计本文提出了两种方案

3、,对两者的优缺点做了比较后作出选择。关键词:静态随机读写存储器,内建自测试电路,内建自修复电路,敏感放大器地址探测技术AbstractAnoptimizeddesignofembedded512×8S嚣AMwhichbasesonU眦C0.35lamtechnicsforspeed—raisingandpower.dissipation—savingi8presented.It’Saddressaccesstime1esst11an6ns.BecauseofbeingusedasembeddedrP,theSRAMiSoptimi

4、zedonspeed,area,andpowerdissipation.SomeFleWtechnologiessuchasdividingthememoryarrayintoseparatedsub—arrays,ATD,pre—chargeandbalance,subsectiondecoding、multilevelsenseamplifier,etc.Thewholecircuitincludesnlemoryarray,decode,senseamplifier,datain-outcircuitandpre.charg

5、ecircuit.TheemphasisisputOnhowtodepressthepowerdissipationofthememoryandhowtOimproveitsspeed+Theoptimizationofoellstaticnoisemarginenhancestheanti-jammingabilityofSRAM.Sub*arrayandsubsectiondecodingreducetheloadcapacitanceofbitlineandwerdlineandenhancethespeedofSRAMsi

6、multaneously.ATDmadetheasynchronousllseofSRAM。Two-levelsenseamplifieramplifiesthetinyvoltagedifferencebetweenthebitlinesandenhancestheanti-jammingability,ThedesignissimulatedbyHspice,StarsimandStar—simXTunderdifferentconditionandtheresultsaregiven.TheD谭TtOSRAMiSdiscus

7、sedandBISTandBISRcircuitaredesignedAtieranalyzingthenormalfaultSofStL蛙VI,theAlgofithrnsofmemoryBISTarediscussedandtheMarchC+iSselected.TwodesignsofBISRcircuitareputandaftercomparing,oneofthemisselected.Keywords:SRAM,BIS%BISR,senseamplifier,ATD独创性声明本人声明所呈交的学位论文是本人在导师指导

8、下进行的研究工作及取得的研究成果。据我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。