嵌入式SRAM编译器设计与IP验证

《嵌入式SRAM编译器设计与IP验证》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得嘞毒主婚或其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。学位论文作者签名：弘)棍k签字日期：z。I十年G月6日学位论文版权使用授权书本学位论文作者完全了解咤躺有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权譬懒以将学位论文的全

2、部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(保密的学位论文在解密后适用本授权书)学位论文作者签名：壹-J或氏导师签名：签字日期：2口心年6月6日签字日期：学位论文作者毕业去向：工作单位：通讯地址：电话：邮编：年月日摘要近年来随着半导体存储器技术的快速发展，静态随机存储器(SRAM)因其速度快的特性被广泛应用于各种高速存取场合。SRAM只需长期提供电源，而无需定期的刷新存储单元，是一种静止存取的内存。在现代处理器架构中，SRAM作为高性能系统中不可或缺的一部分，通常作为多级缓存以弥补处理器与DRAM存取

3、时间的差距。随着嵌入式系统的逐渐发展，SRAM常作为电路的一部分嵌入到SOC芯片中。传统全定制SRAM设计周期较长，并且人员需求大、开发成本高。在ASIC芯片设计中，存储器的容量根据用户应用的需求有很大的变化。如何正确快速地设计SRAM和产生SRAMIP核己经成为一个难题。然而，SRAM编译器可满足大多数容量可变的构架，是一种单元库设计与自动化程序结合的软件。预先建好的模板和单元库可以简化编译器代码编写和降低生成伊核的复杂性。本论文基于SRAM电路设计与仿真为SRAM编译器提供的准备文件，开发了一套自动产生SRAMIP核，容量范围为64B．512K

4、的SRAM编译器。该编译器根据仿真数据表、模板和予单元库生成Lib库、CDL和版图等p核。首先针对28nm工艺的Lib库文件提出一种DetailPower电路的参数提取方案，此方案可分析出不同端口的翻转对SRAM功耗的影响。考虑到长导线电阻电容特性对信号传输的影响，采用兀型RC结构建模导线自身的电阻电容和连接器件。根据电路的网表和建模参数，使用Hspice工具仿真出SRAM每个端口的功耗，并开发LibViewer工具抓取Lib库数据，以线性图的形式进行数据分析。接着针对CDL和版图提出各自的拼接算法和开发相应的分析处理工具，包括以GUI形式查看CD

5、L并生成树状图的CDLViewer工具和抓取版图子单元SM选项以实现版图修改和添加PowerRing的GDSBuilder工具。最后本文实现了SRAM编译器lP核的验证，以及通过SRAM性能参数(读写余量、关键点电压差等)评估了编译器设计的合理性。目前此SRAM编译器已被成功的移植到180nm、130nm、65nm和40nm工艺节点的SRAM设计中。关键词：SRAM，编译器，IP，Java程序，辅助工具AbstractWiththerapiddevelopmentofsemiconductormemoriesinrecentyears，SRAMar

6、ewidelyusedinvarioushigh-speedapplications．SRAMonlyneedslong—termpowersupplyinsteadofrefreshingmemorycellsperiodically,itisakindofstaticaccessmemory．Asacrucialpartofhigh—performancesystemsinmodemprocessors，SRAMisusuallyusedasamulti·levelcachethatcanbridgetheaccesstimegapbetwee

7、nprocessorsandDRAM．WiththegradualdevelopmentofembeddedSRAM，SRAMisusuallyembeddedasapartofcircuittotheSOCchip．Traditionalfull-customSRAMdesigntypicallyrequireslongerdesignperiod，morepersonnelrequirementsandhigherdevelopmentcosts．Generally,dependingonuser’srequirement，thesizeofm

8、emoryhasawiderangeinASICchipdesign．HowtodesignSRAMandgenerate