第4章.组合逻辑电路.ppt

《第4章.组合逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第四章组合逻辑电路§4.1概述逻辑电路组合逻辑电路时序逻辑电路功能：输出只取决于当前时刻输入。组成：门电路，不存在记忆元件。功能：输出取决于当前输入和原来的状态。组成：组合电路、记忆元件。组合电路的两大类问题：给定逻辑图逻辑功能分析给定逻辑功能逻辑图设计组合逻辑电路一般框图输入信号输出信号X1X2...Xn组合逻辑电路......Y1Y2...Yn特点1.单纯由各类逻辑门组成2.输入输出间无反馈3.无存储元件§4.2组合逻辑电路分析电路结构输入输出之间的逻辑关系☆分析步骤：逻辑图逻辑式化简或变换逻辑式真值表分析功能（描述

2、、评定及改进）例4-1：分析下图的逻辑功能。真值表电路的逻辑功能由真值表可知，当3个输入变量A、B、C取值一致时，输出L=0，否则输出L=1。所以这个电路可以判断3个输入变量的取值是否一致，故称为：不一致电路。01111110例4-2：分析下图的逻辑功能。步骤1：输出函数表达式及化简步骤2：列出真值表:步骤3:分析功能：求二进制反码，A为符号位§4.3常用的组合逻辑器件4.3.1编码器将二进制码按一定的规律进行排列，使每一组代码具有一定的含义（代表某个数或符号）这一过程称为编码。实现编码的逻辑电路称为编码器。编码器普通编

3、码器优先编码器编码器二进制编码器二---十进制编码器（BCD)I0I1I2I34线-2线编码器Y1Y0上述编码器不允许出现输入为2个或2个以上的取值为1情况，否则会出现错误。1.普通编码器CD4532内部结构见P902.优先编码器例4-3分析两片8-3线优先编码器CD4532扩展实现的16-4线优先编码器4.3.2译码器译码是编码的逆过程，将输入的每个二进制赋予的含义“翻译”过来，并给出相应的输出信号。具有译码功能的逻辑电路称为译码器。1.二进制译码器====时，时，输出全部为1。（1）2-4线译码器在逻辑框图内部标注输

4、入输出原变量名称。以低电平有效的输入或输出信号，则于框图外部想的的位置加画小圆圈，并在外部标注的输入或输出端信号名称上加“–”3线8线译码器的逻辑图S1S2S3=100时，译码器工作。正常工作时，A2A1A0为地址码输入端4线-16线译码器译码器构成数据分配器二、数字显示译码器数字代码数字显示译码器数字显示器在数字系统中，常常需要将数字、字母、符号等直观的显示出来，这种器件称为数字显示器。1.数字显示器：常用的是七段数字显示器。bcdefgaabcdfgabcdefg111111001100001101101e七段数

5、字显示器的工作原理：发光二极管按驱动方式又分为共阳极和共阴极接法输入低电平有效输入高电平有效A3--A0是显示译码器输入的二进制代码。功能表见P95页a-g表示显示译码器输出的7个段信号，应按顺序接入显示器控制端：详见P96（2）数字显示译码器74LS48与共阴极数字显示器配合的集成译码器“无效0消隐”功能4.3.3数据选择器根据地址码从一组输入数据选出一路信号进行传输的电路，称为数据选择器。选择哪一路信号由相应的一组控制信号控制。工作时的输出表达式：4选1数据选择器功能使能端地址端输出A1A0Y10000000D0

6、01D110D211D38选1集成数据选择器74HC151工作时8选1集成数据选择器74HC151功能表输出表达式：使能端输出A2A1A0Yfff101000~1110D0~D7地址端例：分析两片74HC151扩展实现的16选1数据选择器4.3.4加法器11011001+举例：A=1101,B=1001，计算A+B。01101加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进

7、位。用半加器实现用全加器实现一、半加器半加运算不考虑从低位来的进位。设：A---加数；B---被加数；S---本位和；C---进位。真值表逻辑图逻辑符号=1&ABSCABCS二、全加器：Ai---加数；Bi---被加数；Ci-1---低位的进位；Si---本位和；Ci---进位。2.多位数加法器：串行进位3.快速进位集成4位加法器74LS834．集成加法器的应用用2片74LS283组成的8位二进制数加法电路（2）用74LS283实现8421BCD码到余3码的转换4.3.5数值比较器一、一位数值比较器真值表逻辑图2.多位数

8、值比较器(考虑低位比较结果）比较原则：1.先从高位比起，高位大的数值一定大。2.若高位相等，则再比较低位数，最终结果由低位的比较结果决定。请根据这个原则设计2位数值比较器：每位的比较应包括几个输入、输出？(A1⊙B1)+(A1⊙B1)(A0⊙B0)数值比较器的位数扩展（74LS85）串联缺点工作速度慢，位数多是采用并