第7章 组合逻辑电路.ppt

《第7章 组合逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、7.1概述没有反馈电路和存储电路当时的输出仅由当时的输入决定——速度快X0X1Xi-1Y0Y1Yj-1组合逻辑电路组合逻辑电路功能特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。7.2.1组合逻辑电路的分析方法逻辑图表达式真值表电路功能例：分析下图电路AB&&&F&ABF000011101110电路功能：实现异或逻辑功能，是个异或逻辑电路。1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；2、根据逻辑描述列出真值表；3、由真值表写

2、出逻辑表达式;5、画出逻辑图。4、根据器件的类型,简化和变换逻辑表达式7.2.2组合逻辑电路的基本设计方法例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。解：1、逻辑抽象根据实际逻辑问题的因果关系确定输入、输出变量，并定义逻辑状态的含义；三个按键A、B、C为输入变量，按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。2、根据逻辑描述列出真值表；真值表3、由真值表写出逻辑表达式;4、根据器件的类型,

3、简化和变换逻辑表达式ABC0001111001ACBCAB5、画出逻辑图。&1&&ABBCF(1)若用与或门实现&&&&ABCF(2)若用与非门实现7.3加法器和奇偶校验器①在两个1位二进制数相加时，不考虑低位来的进位的相加---半加②在两个二进制数相加时，考虑低位进位的相加---全加半加器全加器1、半加器和全加器（1）半加器①半加器真值表1011011001010000CiSiAiBi&=1ABSiCi加数和进位②逻辑表达式③其逻辑电路图如下：加数和进位COAiBiSiCi④逻辑符号（2）全加器

4、Ci-1=1AiBiSiCi&&&=1①全加器真值表1111110110101010110010011010100100100000CiSiAiBiCi-1CICOCi-1AiBiSiCi（1）串行进位加法器多位二进制数相加：A3A2A1A0+B3B2B1B0=?高位的运算需等到低位的进位信号送来之后才能进行，所以采用串行进位加法器运算速度不高。2、多位数加法器0例如：A3A2A1A0(=1011)B3B2B1B0(=1101)(C3)S3S2S1S0(=11000)CICOABA0B0S0CI

5、COABA1B1S1CICOABA2B2S2CICOABA3B3S3C3C0C1C2（2）超前进位加法器基本思想：设计进位信号产生电路，在输入每位的加数和被加数时，同时获得该位全加的进位信号，因而高位的全加运算无需等待低位的进位信号，从而提高运算速度。超前进位集成4位加法器7428374HC283逻辑框图74HC283引脚图例.用两片74LS283构成一个8位二进制数加法器。在片内是超前进位，而片与片之间是串行进位。2k+1ABCDEFGHFODFEVEVENODD741802k+1ABCDEFG

6、HFODFEVEVENODD74180D0D1D2D3D4D5D6D7D0D1D2D3D4D5D6D711传输线偶产生器（发端）奇/偶校验（收端）7.3.2奇偶校验器在一组二进制数码之后加一位奇偶校验码，使这组数码中1的个数为奇数或偶数，若传输中有一位出错，则这组数中含1的奇偶性就会发生变化。7.4.1编码器二进制编码器——用二进制代码表示信息的电路特点：n位二进制代码可以表示2n种信息，称为2n线-n线编码器I0I1I2I3I4I5I6I78线-3线编码器Y0Y1Y21.8线-3线编码器000001

7、010011100101110111I0I1I2I3I4I5I6I7Y2Y1Y0输入3位二进制编码表普通编码器：任何时候只允许输入一个有效编码信号，否则输出就会发生混乱。I0I1I2I3I4I5I6I7≥1Y2Y1Y0用或门实现≥1≥18线-3线编码器逻辑电路的实现I0I1I2I3I4I5I6I7&Y2Y1Y0用与非门实现&&I0为隐含编码，即I1~I7均无效时，编码器的输出就是I0的编码。优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效的信号需要编码时，优先编码器能按预先设定的优先

8、级别，只对其中优先权最高的一个进行编码。1XXXXXXX01XXXXXX001XXXXX0001XXXX00001XXX000001XX0000001X00000001111110101100011010001000Y2Y1Y0I7I6I5I4I3I2I1I0输出输入优先级别高的信号存在时，X表示无论是0还是1都无所谓，对电路输出均无影响。8线-3线优先编码器