第7章--组合逻辑电路.ppt

《第7章--组合逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第7章组合逻辑电路7.2组合逻辑电路的分析方法设计方法7.1概述7.3加法器和奇偶校验器7.4编码器和译码器7.5数据选择器和数据分配器7.6用中大规模集成电路实现组合逻辑电路10/5/20211第7章组合逻辑电路数字电路分类：组合逻辑电路和时序逻辑电路。组合逻辑电路:任意时刻的输出仅仅取决于当时的输入信号，而与电路原来的状态无关。本章内容提要小规模集成电路(SSI)构成组合逻辑电路的一般分析方法和设计方法。常用组合逻辑电路的基本工作原理及常用中规模集成（MSI）组合逻辑电路的逻辑功能、使用方法和应用举例。10/5/202127.

2、2.1组合逻辑电路的分析方法7.2.２组合逻辑电路的设计方法7.2组合逻辑电路的分析和设计10/5/202137.2.1组合逻辑电路的分析方法1.分析的主要步骤如下：(1)由逻辑图写表达式；(2)化简表达式；(3)列真值表；(4)描述逻辑功能。7.2组合逻辑电路的分析方法和设计方法小规模集成电路是指每片在十个门以下的集成芯片。所谓组合逻辑电路的分析，就是根据给定的逻辑电路图，求出电路的逻辑功能。10/5/202142.举例说明组合逻辑电路的分析方法例7-1试分析图3-1所示电路的逻辑功能。解：第一步：由逻辑图可以写输出F的逻辑表达

3、式为：图7-1例7-1逻辑电路图10/5/20215第二步：可变换为F=AB+AC+BC第三步：列出真值表如表3-1所示。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１表3-1例3-1真值表第四步：确定电路的逻辑功能。由真值表可知，三个变量输入Ａ，Ｂ，Ｃ，只有两个及两个以上变量取值为1时，输出才为1。可见电路可实现多数表决逻辑功能。10/5/20216例7-2分析图7-2（a）所示电路的逻辑功能。图7-2例7-2逻辑电路图仿真10/5/20217解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F

4、3。S10/5/20218表7-2例7-2真值表该电路实现两个一位二进制数相加的功能。S是它们的和，C是向高位的进位。由于这一加法器电路没有考虑低位的进位，所以称该电路为半加器。根据S和C的表达式，将原电路图改画成图7-2（b）所示的逻辑图。图7-2（b）逻辑图10/5/202197.2.2组合逻辑电路的设计方法１.组合逻辑电路的设计步骤：(1)分析设计要求，设置输入输出变量并逻辑赋值；(2)列真值表；(3)写出逻辑表达式；(4)化简并转换成所需形式；(5)画逻辑电路图。与分析过程相反，组合逻辑电路的设计是根据给定的实际逻辑问题，

5、求出实现其逻辑功能的最简单的逻辑电路。10/5/2021102.组合逻辑电路设计方法举例。例7-3一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只有当其中有两种或两种以上类型的探测器发出火灾检测信号时，报警系统产生报警控制信号。设计一个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B，紫外线光感C；输出变量：报警控制信号Y。逻辑赋值：用1表示肯定，用0表示否定。10/5/202111(2)列真值表；把逻辑关系转换成数字表示形式；表7-2例7-3真值表

6、ＡＢＣＹ００００００１００１０００１１１１０００１０１１１１０１１１１１(3)由真值表写逻辑表达式；（4）化简得最简式：转换为与非-与非式：10/5/202112(5)画逻辑电路图：用与非门实现，其逻辑图与例7-1相同。10/5/202113逻辑抽象电路功能描述例3-4：用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与

7、否的灯为Y，根据逻辑要求列出真值表。1122列真值表10/5/2021143逻辑表达式最简与非与非式化简45逻辑电路图3化简4Y=AB+AC510/5/2021157.3加法器和奇偶校验器7.3.1加法器7.3.2奇偶校验器10/5/202116一、半加器和全加器二、加法器三、加法器的应用退出7.3.1加法器10/5/2021171、半加器一、半加器和全加器二进制数码相加，如果只考虑本位的两个数相加和向高位的进位而不计及低进位时，这种运算称为半加运算，完成此功能的部件称为半加器。加数本位的和向高位的进位10/5/2021182、全

8、加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。10/5/202119全加器的逻辑图和逻辑符号10/5