第4章 组合逻辑电路.ppt

第4章 组合逻辑电路.ppt

ID:49190133

大小:1.33 MB

页数:106页

时间:2020-01-31

第4章 组合逻辑电路.ppt_第1页
第4章 组合逻辑电路.ppt_第2页
第4章 组合逻辑电路.ppt_第3页
第4章 组合逻辑电路.ppt_第4页
第4章 组合逻辑电路.ppt_第5页
资源描述:

《第4章 组合逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第四章组合逻辑电路4.1组合逻辑电路的分析方法一.组合逻辑电路的特点电路任一时刻的输出状态只决定于该时刻各输入状态的组合,而与电路的原状态无关。组合电路就是由门电路组合而成,电路中没有记忆单元,没有反馈通路。每一个输出变量是全部或部分输入变量的函数:L1=f1(A1、A2、…、Ai)L2=f2(A1、A2、…、Ai)……Lj=fj(A1、A2、…、Ai)二、组合逻辑电路的分析方法分析过程一般包含4个步骤:例4.1.1:组合电路如图所示,分析该电路的逻辑功能。解:(1)由逻辑图逐级写出逻辑表达式。为了写表达式方便,借助中间变量P。(2)化简与变换:(3)由表达式列

2、出真值表。(4)分析逻辑功能:当A、B、C三个变量不一致时,电路输出为“1”,所以这个电路称为“不一致电路”。例4.1.2:多输出组合电路分析真值表功能分析:半加器S:A、B两数相加C:进位位可作为运算器基本部件4.2组合逻辑电路的设计方法设计过程的基本步骤:例:设计一个三人表决器,按“少数服从多数”的原则决定。解:(1)列真值表:(3)化简。(2)由真值表写出逻辑表达式:得最简与—或表达式:(4)画出逻辑图。如果,要求用与非门实现该逻辑电路,就应将表达式转换成与非—与非表达式:画出逻辑图如图所示。例4.2.2:设计一个电话机信号控制电路。电路有I0(火警)、I

3、1(盗警)和I2(日常业务)三种输入信号,通过排队电路分别从L0、L1、L2输出,在同一时间只能有一个信号通过。如果同时有两个以上信号出现时,应首先接通火警信号,其次为盗警信号,最后是日常业务信号。试按照上述轻重缓急设计该信号控制电路。要求用集成门电路7400(每片含4个2输入端与非门)实现。解:(1)列真值表:(2)由真值表写出各输出的逻辑表达式:(3)根据要求,将上式转换为与非表达式:(4)画出逻辑图。例4.2.3:设计一个将余3码变换成8421BCD码的组合逻辑电路。解:(1)根据题目要求,列出真值表:(2)用卡诺图进行化简。(注意利用无关项)(3)由逻辑

4、表达式画出逻辑图。化简后得到的逻辑表达式为:例4.2.4:射击游戏每人打三枪,一枪打鸟,一枪打鸡,一枪打兔子。规则:打中两枪得奖(其中有一枪必须是鸟)A—打中鸟、B—打中鸡、C—打中兔子。与非门实现11100000ABC根据真值表,画出卡诺图,求出其逻辑表达式例4.2.5设计一个故障指示电路,具体要求为:(1)两台电动机同时工作时,绿灯亮;(2)一台电动机发生故障时,黄灯亮;(3)两台电动机同时发生故障时,红灯亮。解:1.设定A、B分别表示两台电动机这两个逻辑变量,F绿、F黄、F红分别表示绿灯、黄灯、红灯;且用0表示电动机正常工作,1表示电动机发生故障;1表示灯

5、亮,0表示灯灭。2.建立真值表ABF绿F黄F红001000101010010110014.化简上述逻辑函数表达式,并转换成适当的形式。由于上述逻辑函数的表达式都是最简了,所以不用再化简。3.根据真值表求得输出逻辑函数的表达式5.根据逻辑函数表达式画出逻辑电路图。4.3组合逻辑电路的竞争冒险前面所讨论的组合逻辑电路,仅研究了输入与输出之间的稳定关系,而没有考虑信号传输中的时延问题,事实上,信号经过任何逻辑门与导线时都会产生时间的延迟,该时间的延迟会使数字系统的操作速度下降,引起电路中波形参数变坏,甚至产生竞争冒险现象。4.3.1竞争险象的概念及产生的原因一、竞争在

6、组合逻辑电路中,输入信号经过不同的路径到达某点汇合时产生“时差”的现象,称之为竞争。二、险象组合逻辑电路中竞争现象的存在,使得输入信号的变化可能引起输出信号产生错误的输出,这一现象称为险象。当然,并不是所有的竞争都会产生错误的输出。如图所示逻辑电路的输出函数为若B=0,则不计电路的延迟时1.A=0时,F=02.A=1时,F=0若考虑传输的延迟,设一级门延迟时间为△t,则到达或非门G2的时间将比A到达时间晚△t,这时A和的或非结果再次延迟△t时间,则输出波形出现一个宽度为△t的窄脉冲,即为“毛刺”,如下所示。(a)理想波形(b)有“毛刺”的波形根据“毛刺”的极性,

7、险象可分为以下两种:(1)0型:输出负尖脉冲,即正常输出应为高电平1,由于竞争的存在,产生低电平0。(2)1型:输出正尖脉冲,即正常输出应为低电平0,由于竞争的存在,产生高电平1。4.3.2险象的判断及消除一、险象的判断判断一个逻辑电路是否可能发生险象常用的方法有代数法和卡诺图法。1.代数判别法(1)检查是否有某个变量同时以原变量和反变量的形式出现在逻辑函数表达式中,即判断是否存在竞争。(2)若存在竞争,则消去表达式中不存在竞争的变量,仅保留有竞争的变量,看是否满足以下关系;a.,说明存在0型险象;b.,说明存在1型险象。例4.3.1判断是否存在险象。解:因为变

8、量C存在竞争,则消去A、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。