时序逻辑电路应用.doc

《时序逻辑电路应用.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实验五时序逻辑电路应用一、实验目的1．了解用触发器组成计数器电路的方法。2．掌握集成计数器的工作原理和使用方法。3．掌握任意进制计数器的分析和设计方法。二、实验原理1．触发器——双稳态触发器具有两个互补的输出端Q，,Q))，触发器正常工作时，Q与,Q)的逻辑电平—总是互补，即一个为“0”时另一个一定是“1”。当触发器工作在非正常状态时，Q和,Q))的输出电平有可能相同，使用时必须注意避免出现这种情况。——JK触发器具有两个激励输入端“J”，“K”，其特性方程为：Qn+1=J,Q))n+,K))Qn。在时钟脉冲CP有效触发时，输出可以实

2、现“同步置位”、“同步复位”、“状态不变”、“状态变反”四种功能。74LS112是下降沿触发有效的集成JK触发器，片上有两个JK触发器，引脚标号以“1”，“2”区别，如图5-1（a）所示。D触发器只有一个激励输入端“D”，当触发脉冲有效时，D触发器的输出与激励输入相同。74LS74是上升沿触发有效的双D集成触发器，片上有两个D触发器，引脚排列如图5-1（b）所示。--集成触发器一般具有直接（direct）置位、复位控制端,S))d、,R))d，如图5-1中--741LS12和74LS74引脚图所示。当,R))d或,S))d有效时（为低

3、电平“0”），触发器立即被--复位或者置位。所以，,R))d、,S))d又称异步复位、置位端。直接置位、复位功能可以用来预置触发器的初始状态，但在使用时必须注意两者不允许同时有效，而且时钟触发控制必须无效。（a）（b）（c）图5-12．集成计数器计数器是实现“计数”操作的时序逻辑电路。计数器的应用十分广泛，除了有计数功能外，还具有定时、分频等功能。计数器按触发器时钟的连接方式区分，有同步和异步；按计数过程中数字的增减来分，又可分为加法计数器和减法计数器。由于计数器的应用极其广泛，因此集成电路制造商生产了各种功能的通用集成计数器，用户可

4、以通过不同的连接得到任意进制的计数器。74LS290是二-五-十进制异步集成计数器，片内有两个独立的计数器，一个是二进制计数器，CP0为时钟脉冲输入端，Q0为输出端；另一个是异步五进制加计数器，CP1为时钟脉冲输入端，Q3，Q2，Q1为输出端。R01，R02称为异步复位端，S91，S92称异步置“9”端。其管脚排列见图5-2（a）。其功能见表5-1。若计数脉冲CP从CP0输入，二进制计数器的输出Q0连五进制计数器的时钟CP1，就组成了8421BCD码十进制加法计数器，如图5-4所示。（a）二-五-十进制计数器74LS290（b）四位二

5、进制计数器74LS161图5-2集成计数器74LS290和74LS161器件引脚排列图表5-174LS290异步计数器逻辑功能表输入输出复位端置“9”端Q3Q2Q1Q0R01R02S9AS9B110×000011×00000××1110010×0××0×0计数0××0×00×表5-274LS161功能表输入输出RDCPLDEPETA3A2A1A0Q3Q2Q1Q00ФФФФФФФФ00001↑0ФФdcbadcba1↑10ФФФФФQ3Q2Q1Q01↑1Ф0ФФФФQ3Q2Q1Q01↑111ФФФФ状态码加174LS161是四位二进制同

6、步加法计数器，图5-2（b）是其引脚排列图，表5-2是其功能表。从表5-2中可知，当清零端RD=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，具有异步复位功能。当RD=“1”且LD=“0”时，在CP脉冲上升沿作用后，74LS161的输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端A3，A2，A1，A0的状态相同，为同步置数功能。而当RD=LD=“1”、EP、ET中有一个为“0”时，计数器不计数，输出端状态保持不变。只有当RD=LD=EP=ET=“1”、CP脉冲上升沿时，计数器加1。3．任意进制计数器模值为M的集成计数器

7、可以被用来实现模为任意值的计数器电路。利用集成计数器的置数功能或复位功能可以减小集成计数器的模，而多片集成计数器相连又可以扩展计数器的模。（1）反馈复位法利用集成计数器的复位功能实现状态跳转，可以减少计数器的模，使模N

8、合出复位准备信号，当第N个脉冲到达时复位控制有效，计数器复位至状态“0”。（2）反馈预置数法利用集成计数器的预置数功能（控制端LD）实现状态跳转，减少计数器的模，使模N