时序逻辑电路的应用

《时序逻辑电路的应用》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第10章时序逻辑电路的应用本章主要内容(1)寄存器(2)串行加法器(3)计数器10.1寄存器寄存器是数字系统和计算机中用来存放数据或代码的一种基本逻辑部件，它由多位触发器连接而成。从具体用途来分，它有多种类型，如运算器中的数据寄存器、存储器中的地址寄存器、控制器中的指令寄存器、I/O接口电路中的命令寄存器、状态寄存器等等。从基本功能上来分类，分为“没有移位功能的代码寄存器”和“具有移位功能的移位寄存器”。10.1.1代码寄存器主要用来接收、寄存和传送数据或代码一个由D触发器构成的4位代码寄存器如下图所示：由图可见，4位输入数据同时进入寄存器，寄存器的四个输出端是同时有效的，这样的寄存器

2、称为“并行输入并行输出”(Parallel-InputParallel-Output)寄存器。代码寄存器常常需要接收控制和清零功能，如下图所示：同步清零方式QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDCLOCKLOADCLEARIN4IN3IN2IN1OUT4OUT3OUT1OUT2当LOAD=1(CLEAR=0)时，时钟脉冲到来，数据进入寄存器。当CLEAR=1时，时钟脉冲到来，将整个寄存器清0；当CLEAR=0时，寄存器可以进行正常的数据输入操作。异步清零方式下图所示的代码寄存器，其清0操作是通过触发器的复位端CLR来实现的，称为异步(Asynchron

3、ous)清0方式。在这种方式下，清零方式独立于时钟CLOCK。它与上图所示的清0方式不同，那里是靠时钟脉冲本身将D端的“0”打入触发器的。QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDIN4IN3IN2IN1CLEARCLOCK由JK触发器组成的4位代码寄存器JQQKSETCLRJQQKSETCLRIN4IN1OUT4OUT1LOADCLEARCLOCK以上几种代码寄存器全为“并入-并出”寄存器。在介绍了移位寄存器后，还会看到“并入-串出”、“串入-并出”以及“串入-串出”的寄存器。10.1.2移位寄存器具有使代码或数据移位功能的寄存器称为移位寄存器。它是计算

4、机和数字电子装置中常用的逻辑部件。1.移位寄存器的构成串入-串出的右移寄存器：QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRDCLOCKINPUTOUTPUT并入-串出的右移寄存器QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD+++ABCDCLOCK移位控制并行输入控制串行输出串入-并出的移位寄存器n位移位寄存器并行输出移位脉冲移位控制串行输入双向移位寄存器QQSETCLRDQQSETCLRDQQSETCLRDQQSETCLRD+++CLOCK左移输入右移输入+右移控制左移控制双向移位寄存器的控制与操作：左移控制右移控制操作00把寄存器

5、清001右移10左移11不允许2.移位寄存器的应用例1利用移位寄存器进行代码在两个寄存器间的串行相互传送。(A)(B)——如图10.7；(A)(B)，且要求A的内容不变——图10.8。例2移位寄存器在数据通信中的应用：移位寄存器A移位寄存器B并行数字系统A并行数字系统B例3利用移位寄存器实现码序列检测器时间选通3.累加寄存器二进制数a和b分别存放在寄存器RA和RB之中，通常表示为(RA)=a,(RB)=b.实现a和b相加，并把和数存放在RA之中，可表示为：RA(RA)+(RB).寄存器RA称为累加寄存器，简称累加器。它是计算机算术逻辑部件的基本组成部件。注意，它既是存放操作数的

6、寄存器，又是存放操作结果的寄存器。累加寄存器RAiRBiaibi10.2串行加法器前面讨论的加法器称为并行加法器。相加的二进制数有多少位就相应需要多少位全加器电路，各位的加法操作是并行进行的。在实际使用中，对于速度要求不高的场合，还可采用串行加法器。串行加法器典型的时序电路框图比较：串行加法器结构比并行加法器简单，所用设备较省。串行加法器速度比并行加法器慢，实现n位二进制数相加，串行加法器需要n个CP脉冲才能完成，而并行加法器只需一个CP脉冲即可完成。10.3计数器1.二进制异步计数器：工作特性：各级触发器的翻转不是同时的，每位触发器的翻转要依赖于前一位触发器从1到0的翻转。二进制异步

7、计数器工作波形：逐级波形的二分频二进制异步计数器的状态转换表计数脉冲序号Q3Q2Q1Q3(n+1)Q2(n+1)Q1(n+1)000000110010102010011301110041001015101110611011171110002.二进制同步计数器特点：计数脉冲同时作用到各位触发器的CP端，当计数脉冲到来后，该翻转的触发器都同时翻转。同步计数器也称并行计数器。(1)二进制同步加1计数器计数器的“模”：计数器工作时总是从某个起始状态出发