集成时序逻辑电路及其应用.ppt

《集成时序逻辑电路及其应用.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第13章中规模集成时序电路及其应用第1节集成二进制计数器第2节集成十进制计数器第3节集成计数器的应用第4节集成寄存器及其应用主菜单回退前进最后返回退出开始作？业本章在介绍几种常用TTL集成计数器芯片的功能、管脚信号说明的基础上，重点介绍了它们在构成任意进制计数器方面的应用以及使用中应注意的问题。第13章中规模集成时序电路及其应用1.集成二进制同步加法计数器74LS161、74LS163主菜单回退前进最后返回作？业退出开始13.1集成二进制计数器13.1.1集成二进制同步计数器图13.1.1（a）与（b）分别为74LS161的引脚排列图

2、与逻辑功能示意图。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出脉冲异步清零置数进位信号输出状态控制端13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出74LS161功能表如表13.1.1所示13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出④以上各控制端均为1时，74LS161实现同步加法计数功能。①当时，计数器异步清零。其他输入信号不起作用，优先级别最高。从功能表可看出，74LS161具有以下功能：②当时，同步并行置数功能。优先级别次于以不清零。③当或74LS161处于保持

3、状态。优先级别处于清零和置数之后。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出综上所述，74LS161是一个具有异步清零、同步置数的4位同步加法计数器。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出下面让我们通过动画演示，对74LS161的功能进行归纳。集成二进制同步加法计数器74LS16113.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出74LS163逻辑功能、计数工作原理和引脚排列均和74LS161相同，所不同的是74LS163采用的是同步清零方式，表13.1.2是7

4、4LS163功能表13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出74LS163功能表13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出下面我们通过动画演示对74LS163的功能进行归纳。集成二进制同步加法计数器74LS16313.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出注意：在同步清零电路中，清零端出现低电平后还要等CP信号有效沿到达后才能将触发器清零。而异步清零电路中，只要清零端出现低电平，触发器立即被清零，不受CP脉冲信号的控制。13.1.2集成二进制同步计数器主菜单开

5、始回退前进最后返回作？业退出[例1]：题图13-1所示由74HC161组成的电路是几进制计数器。（芯片初始状态为零）。13.1.2集成二进制同步计数器主菜单开始回退前进最后返回作？业退出解：可画出时序图分析题目的有效循环。13.1.2集成二进制同步计数器主菜单开始回退前进最后返回作？业退出继而画出状态转换图分析题目的有效循环。由此可以判断该图实现的是6进制加计数器。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出2.集成二进制同步可逆计数器74LS191常见集成二进制同步可逆计数器有74LS191与74LS193等

6、。74LS191是4位的二进制同步可逆计数器，图13.1.2（a）与（b）分别为74LS191的引脚排列图逻辑功能示意图。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出CP计数脉冲输入端CO/BO进位/借位信号输出（1）74LS191引脚输入使能端加减控制端串行输出使能端异步置数控制端13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出（2）74LS191功能表13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出从功能表看出，集成的4位二进制同步可逆计数器74LS191具有同步可逆

7、计数功能、异步并行置数功能和保持功能。74LS191没有专用的清零输入端，可通过D0-D3异步并行置入数据0000来实现输出清零功能。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出（3）的作用主要在多个可逆计数器级联时使用，表达式当，时，由端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。13.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出由功能表可知74LS191中实现加减计数是由信号控制。74LS191称为单时钟控制。下面通过动画演示归纳一下74LS191的功能。集成4位二进制同步可逆计数器

8、74LS19113.1.1集成二进制同步计数器主菜单开始回退前进最后返回作？业退出3.双时钟4位二进制同步可逆计数器74LS193图13.1.3（a）与（b）分别为74LS193的引脚排列图与逻辑功能示意图。CPU加计数