2013EDA课程设计题目.doc

《2013EDA课程设计题目.doc》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、说明：1、设计题目不限于所列目录，也可以自行选题进行设计。2、能完成实际电路设计的话会有额外加分，只完成VHDL程序和仿真功能会被酌情扣分。3、要求的设计功能不一定全部实现，但是实现得越多、越完美分数越高。4、写一篇论文对自己所作设计进行介绍，论文要有摘要、正文、结束语、参考文献等。字数不少于2500字。5、设计作品和论文要求在教师提交成绩前（第14周周末左右）上交。6、每个设计小组的人数不超过4人。7、该设计约占本门课程15％的分数，如有雷同，所有雷同者不分抄袭与被抄袭一律扣分。EDA课程设计目录1多功能数字钟的设计11.1设计要求11.2设计提示12数字式竞赛抢答器

2、32.1设计要求32.2设计提示33数字频率计53.1设计要求53.2设计提示54拔河游戏机74.1设计要求74.2设计提示75洗衣机控制器95.1设计要求95.2设计提示96电子密码锁126.1设计要求126.2设计提示127脉冲按键电话按键显示器147.1设计要求147.2设计提示148乘法器178.1设计要求178.2设计提示179简易音乐播放器199.1设计任务199.2设计提示1910具有四种信号灯的交通灯控制器2210.1设计要求2210.2设计提示2211出租车自动计费器2411.1设计要求2411.2设计提示2412自动售邮票机2612.1设计要求261

3、2.2设计提示2613信号发生器系统设计2813.1设计要求2813.2设计提示2814点阵设计3213.1设计要求3213.1设计任务3215汽车尾灯控制器设计3313.1设计要求3313.1设计任务3316较易题目集合341多功能数字钟的设计1.1设计要求设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校时间，每逢整点，产生报时音报时。系统框图如图1-1所示：图1-1多功能数字钟系统框图1.2设计提示此设计问题可分为主控电路、计数器模块和扫描显示三大部，主控电路中

4、各种特殊功能的实现设计问题的关键。用两个电平信号A、B进行模式选择，AB=00为模式0，系统为计时状态；AB=01为模式1，系统为手动校时状态；AB=10为模式2，系统为闹钟设置状态。设置一个turn信号，当turn=0时，表示在手动校对时，选择调整分钟部分；当turn=1时，表示在手动校对时，选择调整小时部分。设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加1。设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统进行计时或其他特殊功能操作。设置一个闹钟设置信号reset1，当reset1=0时，对闹钟进行设置，当r

5、eset1=0时，关闭闹钟信号。设置状态显示信号（连发光二极管）：LD_alert指示是否设置了闹铃功能；LD_h指示当前调整的是小时信号；LD_m指示当前调整的是分钟信号。当闹钟功能设置后（LD_alert=1），系统应启动一个比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。整点报时部分由分和秒计时同时为0（或60）启动，与闹铃共用一个扬声器驱动信号out。系统计时时钟为clk=1Hz，选择另一时钟clk_lk=1024Hz作为产生闹铃声、报时音的时钟信号。主控电路状态表如表1-1所示。硬件系统示意图如图1-2所示。表1-1数字钟主控电路状态表

6、模式选择秒、分、时计数器秒冲输出状态备注resetreset1ABturnLD_hLD_mLD_alert0xxxxx000系统复位1x00xclk000系统计时1x010change=↑分计数器加1010手动校时1x011change=↑时计数器加110011100change=↑分计数器加1011设置闹钟11101change=↑时计数器加110110xxxx000关闭闹钟图1-2数字钟硬件系统示意图2数字式竞赛抢答器2.1设计要求设计一个可容纳四组参赛的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一

7、个主持人“复位”按钮，主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬声器发出音响。设置犯规电路，对提前抢答和超时答题（例如3分钟）的组别鸣笛示警，并由组别显示电路显示出犯规组别。设置一个计分电路，每组开始预置10分，由主持人计分，答对一次加1分，答错一次减1分。系统框图如图2-1所示：图2-1数字式竞赛抢答器系统框图2.2设计提示此设计问题可分为第一信号鉴别锁存模块，答题计时模块，计分电路模块和扫描显示模块四部分。第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后将输入端封锁，使