欢迎来到天天文库
浏览记录
ID:18649610
大小:2.12 MB
页数:33页
时间:2018-09-20
《2013eda实验指导书全》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、EDA实验指导书熊利祥编武汉理工大学华夏学院2013年2月33前言一、实验课目的EDA实验课是电子工程类专业教学中重要的实践环节,包括了ISE开发环境基本操作及Verilog语言、组合逻辑电路设计、流水灯设计、计数器设计、扫描显示电路的驱动、综合层次性实验——交通灯或数字秒表设计实验。要求学生通过实验学会正确使用EDA技术,掌握FPGA器件的开发,熟练使用ISE开发环境,掌握Verilog语言的编程,掌握数字电路和系统的设计。通过实验,使学生加深对课堂专业教学内容的理解,培养学生理论联系实际的能力,实事求是
2、,严谨的科学作风,使学生通过实验结果,利用所学的理论去分析研究EDA技术。培养学生使用EDA实验设备的能力以及运用实验方法解决实际问题的能力。二、实验要求:1.课前预习①认真阅读实验指导书,了解实验内容;②认真阅读有关实验的理论知识;③读懂程序代码。2.实验过程①按时到达实验室;②认真听取老师对实验内容及实验要求的讲解;③认真进行实验的每一步,观察程序代码与仿真结果是否相符;④将实验过程中程序代码和仿真结果提交给老师审查;⑤做完实验后,整理实验设备,关闭实验开发板电源、电脑电源后方可离开。3.实验报告①按要
3、求认真填写实验报告书;②认真分析实验结果;③按时将实验报告交给老师批阅。33三、实验学生守则1.保持室内整洁,不准随地吐痰、不准乱丢杂物、不准大声喧哗、不准吸烟、不准吃东西;2.爱护公务,不得在实验桌及墙壁上书写刻画,不得擅自删除电脑里面的文件;3.安全用电,严禁触及任何带电体的裸露部分,严禁带电接线和拆线;4.任何规章或不按老师要求操作造成仪器设备损坏须论价赔偿。33目录实验一ISE开发环境入门_五人表决器……………………………………………4实验二比较器的设计……………………………………………………………
4、…26实验三计数器………………………………………………………………………30实验四综合层次性实验——数字秒表设计………………………………………34附录一basys2开发板资料………………………………………………………3633实验一ISE开发环境入门一、实验目的1.了解ISE开发环境及基本操作。2.熟悉设计方法和步骤。3.掌握电路的综合和实现。4.掌握电路仿真与时序分析。5.熟悉3/8线译码器工作原理和五人表决器设计。二、实验内容和基本原理1.以3/8线译码器为例,总体思路以Basys2开发板中的三个拨位开关
5、,SW2,SW1,SW0为三个输入信号,可以代表8种不同的状态,该译码器对这8种状态译码,并把所译码的结果在八个发光二级管(LD7~LD0)上显示。2.输入与输出之间逻辑关系3.以Basys2开发板中的五个拨位开关,SW4,SW3,SW2,SW1,SW0为五个输入信号,可以代表五个表决的人,当五个人中有三个以上同意时,则表决通过,并将表决的结果在LD0上显示出来。4.其真值表:输入输出ABCDEF00111101011101101101110110011110101110110111001111010111
6、100133011111101111110111111011111101111111others05.输入与输出之间逻辑关系f=abc+abd+abe+acd+ace+ade+bcd+bce+bde+cde;三、主要仪器和设备主要仪器和设备:计算机,Basys2开发板。图1Basys2开发板33四、ISE开发环境1、建立工程。①选择菜单“File”→“NewPreject”。点击NewProject…②进入新建工程向导对话框33输入工程名字:experiment1工程所在目录点击“Next”按纽顶层源文件类
7、型②点击“Next”后,进入工程设置对话框。33产品范围(productcategory)芯片的系列(Family)具体的芯片型号(Device)封装类型(Package)速度信息(speed)综合工具(SynthesisTool)仿真工具(Simulator)喜欢的语言(VHDL/Verilog)点击“Next”按钮对如下选项进行设置:Family:Spartan3EDevice:XC3S100EPackage:CP132TOP-LevelSource:HDLSynthesisTool:XST(VHDL/
8、Verilog)Simulator:ISim(VHDL/Verilog)PreferredLanguage:Verilog③点击“Next”后,进入工程摘要对话框。33点击“Finish”按钮④点击“Finish”后,完成工程的创建。33生成了空的工程框架1工程名器件名字12、建立Verilog源文件。①选中器件名字,点击鼠标右键,弹出一个快捷菜单。33选中器件名字,点击鼠标右键选中NewSource②选中“Ne
此文档下载收益归作者所有