微处理器外部结构和总线操作时序ppt课件.ppt

《微处理器外部结构和总线操作时序ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第五章微处理器外部结构和总线操作时序主要内容：5.18086/8088CPU的引脚功能5.28086/8088总线构成（两种模式）5.28086/8088系统总线时序学习目的通过对本章的学习，应该能够达到下列要求：描述处理器总线说明处理器的工作状态特点了解8086CPU的引脚分析8086CPU基本总线周期时序教学重点最小组态下的基本引脚和总线形成最小组态下的总线时序5.18086/8088引脚功能学习外部特性,首先了解其引脚信号，关注以下几个方面：引脚的功能信号的流向有效电平三态能力输出正常的低电平、高电平

2、外，还可以输出高阻的第三态8086CPU的两种组态最小组态（模式）MN/MX接+5V构成小规模的应用系统,只有8086一个微处理器,所有的总线控制信号均为8086产生，系统中的总线控制逻辑电路，减少到最少。最大组态（模式）MN/MX接地。用于大型（中型）8086/8088系统中,系统总是包含有两个或多个微处理器，其中一个主处理器就是8086或8088，其它的处理器称协处理器，协助主处理器工作。需要总线控制器来变换和组合控制信号。协处理器：数值运算协处理器8087：由硬件实现高精度整数浮点段运算。输入输出协处

3、理器8089：相当两个DMA通道的处理器。增加协处理器，不再占用8086时间，大大提高系统的运算速度效率。8086的引脚图8086/8088的引脚信号(最小组态)数据和地址引脚读写控制引脚中断请求和响应引脚总线请求和响应引脚其它引脚1.数据和地址引脚AD15～AD0（Address/Data）(2-14脚，39脚）双向，三态，高电平有效。分时传送16位数据和地址的低16位。由ALE锁存地址信息。在总线周期T1用来输出地址，在其他时钟周期中，读周期时处于悬浮状态，写周期时传送数据。1.数据和地址引脚（续）A1

4、9/S6～A16/S3（Address/Status）（35-38脚）地址/状态分时复用引脚，输出、三态这些引脚在访问存储器的第一个时钟周期T1输出高4位地址A19～A16在访问外设的第一个时钟周期全部输出低电平无效其他时间输出状态信号S6～S3（S3S4的代码组合和段寄存器有关,S5只是IF状态，S6表示当前正在于总线相连）2.读写控制引脚ALE（AddressLatchEnable）（25脚）地址锁存允许，输出、三态、高电平有效ALE引脚高有效时，表示复用引脚：AD15～AD0和A19/S6～A16/S

5、3正在传送地址信息由于地址信息在这些复用引脚上出现的时间很短暂，所以系统可以利用ALE引脚将地址锁存起来2.读写控制引脚（续1）M/IO*（InputandOutput/Memory）（28脚）I/O或存储器访问，输出、三态该引脚输出低电平时，表示CPU将访问I/O端口，这时地址总线A15～A0提供16位I/O口地址该引脚输出高电平时，表示CPU将访问存储器，这时地址总线A19～A0提供20位存储器地址（8088正好相反）2.读写控制引脚（续2）WR*（Write）（29脚）写控制，输出、三态、低电平有效有

6、效时，表示CPU正在写出数据给存储器或I/O端口RD*（Read）（32脚）读控制，输出、三态、低电平有效有效时，表示CPU正在从存储器或I/O端口读入数据2.读写控制引脚（续3）M/IO*、WR*和RD*是最基本的控制信号组合后，控制2种基本的总线周期总线周期M/IO*WR*RD*存储器读高高低存储器写高低高I/O读低高低I/O写低低高基本控制信号的组合方法BHE*/S7（34脚）高8位数据总线允许/状态复用引脚输出，三态，低电平有效。在T1时钟周期为低电平表示高8位数据线AD8~AD15上数据有效，否则

7、表示只使用AD0~AD7上的8位数据。由ALE锁存。和A0可用于分别选中奇偶地址的字或字节。T2/T3/TW/T4周期输出S7,但8086的S7状态没定义在8088下叫SS0*2.读写控制引脚（续3）2.读写控制引脚（续4）SS0*（SystemStatus0）（8088的34脚）8088最小组态模式下的状态输出信号它与IO/M*和DT/R*一道，通过编码指示CPU在最小组态下的8种工作状态：（表5.3）1.取指5.中断响应2.存储器读6.I/O读3.存储器写7.I/O写2.过渡状态8.暂停2.读写控制引脚

8、（续5）DEN*（DataEnable）（26脚）数据允许，输出、三态、低电平有效有效时，表示当前数据总线上正在传送数据，可利用他来控制对数据总线的驱动DT/R*（DataTransmit/Receive）（27脚）数据发送/接收，输出、三态该信号表明当前总线上数据的流向高电平时数据自CPU输出（发送）低电平时数据输入CPU（接收）2.读写控制引脚（续2）READY（22脚）存储器或I/O口就绪，输入、高电平有效