PC机的总线结构和时序ppt课件.ppt

《PC机的总线结构和时序ppt课件.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、微机的总线结构l总线的分类按照总线在微机中所处位置和功能范围不同，可把总线分为以下4类：1．片内总线：连接芯片内各功能部件，在芯片内部，如CPU内部总线2．片级总线：在一块印制电路上连接各芯片，如主机板上CPU与外围芯片的互连。3．系统总线：系统底板上实现主机板与扩展板连接的总线，如连接显卡、声卡的总线，是微机特有的一种总线，也称板级总线。4．外总线：用于微机系统和微机系统之间或微机系统与其它电子仪器设备的连接，不是微机所特有，一般是借用电子工业的标准，所以又称通信总线，如RS-232、IEEE-488、IEEE-1394等。一、

2、地址/数据总线二、地址/状态总线三、与CPU工作方式无关的控制线四、与CPU工作方式相关的控制线五、电源和地线8088的引脚分类l（片间）总线的三态性三态：指输出有逻辑高电平、逻辑低电平和浮空三种状态。当处于浮空状态时，总线电路呈现极高的输出阻抗，如同与外界隔绝一样。总线电路的这种三态性，既保证了在任何时刻，只允许此刻进行信息交换的设备占用总线，其他设备与总线完全脱离，不会影响信息的正常传递，又为其他快速信息传递方式(如DMA)提供了必要条件。总线的三态性是现在问世的所有微处理器的共性。微处理器(包括8088/8086)的地址总线

3、、数据总线及部分控制总线均采用三态缓冲器式总线电路。微机的总线结构8088引脚的分时复用l8086/8088地址/数据线的分时复用特性为了减少芯片上的引脚数目，8086/8088CPU都采用了分时/复用的地址/数据、地址/状态总线。当CPU执行存储器读写或I/O读写操作时，在T1状态时要给出被访问单元或端口的地址，然后再在读/写信号的控制下，传送要读/写的数据。所以地址信息和数据信息的传送在时间上有先后次序，可以分时共用总线。时钟周期(T状态)：时钟周期是CPU处理动作的最小时间单位。微机系统的操作都是在系统时钟的严格控制下按顺序

4、进行的。8088CPU的标准时钟频率为5MHz，故其时钟周期或一个T状态为200ns。在IBMPC中，系统时钟频率为4.77MHz，故一个T状态为210ns。总线周期：CPU访问一次存储器或输入输出端口所需的时间。访问一次即进行一次读或写。对于8088CPU，一次读/写只能读/写一个字节。而8086CPU，一次读/写能读/写一个字。基本总线周期：一个基本总线周期由4个T状态组成，即T1、T2、T3、T4。各状态时操作如下：T1：CPU输出存储器或I/O口地址信息并锁存；T2：CPU输出读/写控制信号；T3：数据有效；T4：完成数据

5、传送。总线周期的概念在使用8088CPU构成一个微机系统时，根据所连的存储器和外设规模的不同，CPU有两种不同的工作模式（组态）。当系统规模较小时，系统的控制总线可直接由CPU的控制线供给，称为最小工作模式或最小组态。当系统规模较大时，要求有较强的驱动能力和控制能力，8088CPU需要借助总线控制器8288来形成各种控制信号，称为最大工作模式或最大组态。8088CPU通过其P33引脚来区分它是处于最大组态还是最小组态，最大组态时该引脚接地，最小组态时该引脚接+5V电源。PC/XT系统是最大组态。8088CPU的两种工作模式8088

6、CPU的两种组态最小组态：一般是单处理器系统最大组态：一般是多处理器系统：主处理器，协处理器。协处理器：8088CPU常用的协处理器有：数学协处理器8087；输入/输出协处理器8089。它们都有自己的指令系统，可以对其编制程序。最小组态最大组态P33MN/MX接5VP33MN/MX接地构成单处理器系统构成多处理器系统控制信号由CPU提供控制信号由8288提供8088的引脚功能一、地址/数据总线AD7~AD0：分时复用，三态，需地址锁存A15~A8：地址线，输出，三态二、地址/状态总线A19~A16/S6~S3：输出，三态。访问存储

7、器时，T1状态时输出存储器的最高4位地址，需外部锁存。访问外设时，这4位不用，T1状态时全为低。在T1状态之后，这些线切换为状态信息，供CPU使用。8088的引脚功能A19~A16/S6~S3：S4,S3：编码，指明当前正使用的段寄存器。其编码和使用的段寄存器如下：00为ES，01为SS，10为CS，11为DS。S5：输出,指明中断允许标志IF的当前状态。S6：没定义，始终为低电平。在DMA方式时，这些线处于三态。8088的引脚功能三、与CPU工作方式无关的控制线（8条）P32RD：读信号，输出，三态。进行存储器或I/O端口读操作

8、，被访问单元使用这个信号打开数据门，使数据进入数据总线。P22READY：输入。CPU寻址的存储器或I/O设备送来的响应信号，高电平有效。当其有效时，将进行数据传送。CPU在T3周期的开始采样此线。若为低，则在T3周期结束后插入TW周期，直至REA