第六章总线结构和时序

《第六章总线结构和时序》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6章8086微处理器的总线结构和时序6、18086系统总线结构6、28086系统总线时序返回6、18086系统总线结构·8086CPU是40条引脚的双列直插式封装的微处理器·8086CPU的引脚复用的原因和方法·8086CPU的两种工作方式·8086CPU的引脚图·指令周期、总线周期和时钟周期6、1、1两种工作方式公用引脚定义6、1、2最小方式下引脚定义和系统总线结构6、1、3最大方式下引脚定义和系统总线结构返回8086CPU的引脚复用的原因和方法·8086CPU的引脚复用的原因：8086有40条引脚，其地址引脚有需20条，其

2、数据引脚需有16条，还需有电源、地线等引脚，故引脚不够用，所以采用引脚复用方式。·8086CPU的引脚复用的方法有两种：（1）、分时复用：时间不同，引脚功能不同。（2）、按功能不同复用：工作方式不同，引脚功能不同。返回8086CPU的两种工作方式·8086有两种工作方式：最小工作方式和最大工作方式。（1）、8086的最小工作方式：①、8086的33#引脚MN/MX接+5V电源时，8086工作于最小方式。②、最小方式下，8086CPU直接产生全部总线控制信号和其它系统控制信号。③、最小方式下，可用于构成小型的单一处理器的系统。下一

3、页（2）、8086的最大工作方式：①、8086的33#引脚MN/MX接地时，8086工作于最大方式。②、最大方式下，由总线控制器8288对8086CPU提供的状态信号S2、S1、S0译码后产生全部总线控制信号和其它系统控制信号。③、最大方式下，可用于构成多处理器和协处理器的系统。返回8086CPU的引脚图返回指令周期、总线周期和时钟周期·指令周期：是计算机执行一条指令所需的时间，一般包含若干个总线周期。·总线周期：是计算机访问一次存储器或I/O端口所需的时间，一般包含若干个时钟周期。·时钟周期指CPU时钟的重复周期。一个标准的总

4、线周期包含4个时钟周期T1、T2、T3和T4时钟周期。可根据需要在T3时钟周期之后，插入一个或多个TW时钟周期。返回6、1、1两种工作方式公用引脚定义电源、地和时钟信号输入引脚1、地址/数据总线对应的引脚2、控制总线对应的引脚返回·VCC：电源输入端，+5V±10%。·GND：地。·CLK：时钟信号输入端，占空比为33%，最高频率对8086而言为5MHz。·时钟周期T=1/f=1/（5*106）S=0.2*10-6S=200*10-9S=200nS返回1、地址/数据总线对应的引脚·8086CPU有20条地址总线，16条数据总线

5、。为减少引脚，采用分时复用方式，共占20条引脚。·AD15~AD0：(输入/输出，三态)，为分时复用的地址/数据线。当执行对存储器读/写或对I/O端口进行输入/输出操作的总线周期的T1时钟周期期间，用作地址线A15~A0,输出低16位地址；而在其它时钟周期期间，用作双向数据线D15~D0传送双向传送的16位数据。下一页·A19/S6,A18/S5,A17/S4和A16/S3(输出，三态)：为分时复用的地址/状态信号线。在T1时钟周期期间，用作地址线A19~A16,输出高4位地址（对I/O端口输入输出操作时，这4条线不用，全为低电

6、平）；而在其它时钟周期期间，用作状态信号线S6～S3。其中，S6总为低电平；S5表示状态寄存器(FLAG)中的中断允许标志位IF的当前状态；S4和S3用来指示当前正在使用的段寄存器。·为了使地址信息在总线周期的除T1时钟周期外的其它时钟周期仍保持有效，总线控制逻辑必须设置地址锁存器，把CPU在T1时钟周期期间输出的20位地址进行锁存。返回2、控制总线对应的引脚·控制总线对应的引脚有16条引脚。其中引脚24～31这8条引脚在两种工作方式下定义的功能有所不同，这将在后面结合工作方式进行讨论。·两种工作方式下公用的8条控制引脚有：1)

7、、MN/MX(输入)：工作方式控制线。接+5V时，CPU处于最小工作方式；接GND时，CPU处于最大工作方式。下一页2)、RD(输出，三态)：读信号，低电平有效。RD=L为有效时表示CPU正在执行读操作。3)、NMI(输入)：非屏蔽中断请求输入信号,上升沿有效。当该引脚有一个由低变高的正跳变时，CPU在当前指令执行完后，转去处理进行该非屏蔽中断请求。CPU对该中断请求信号的响应不受标志寄存器中断允许标志位IF的状态的影响。下一页4)、INTR(输入)：可屏蔽中断请求输入信号，高电平有效。当INTR为高电平时，表示外部有可屏蔽中

8、断请求。CPU在每条指令的最后一个时钟周期对INTR进行测试，以便决定当前指令执行完后是否响应中断。CPU对可屏蔽中断的响应受中断允许标志位IF状态的影响。5)、RESET(输入)：系统复位信号，高电平有效(至少保持4个时钟周期)。RESET信号有效时，CPU将